JPS6324710A - 双安定マルチバイブレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はセットおよびリセット入力端子のそれぞれに供
給される入力信号の立ち上がりのエツジでセットおよび
リセット状態を切換えることのできる双安定マルチパイ
プレーク回路に関し、セノトおよびリセット入力信号に
多量のノイズ成分が含まれていてもノイズ成分の影響を
受けずに安定した動作を行なうことのできる双安定マル
チバイブレータ回路を提供するものである。

従来の技術 従来の双安定マルチバイブレータ回路の一例を第２図に
示す。第２図において１はセット入力端子、２はリセッ
ト入力端子、３，４．５はカレントミラー回路を構成す
る第１．第２．第３のトランジスタ、６はカレントミラ
ー回路の電流を決める第１の抵抗、７はベースおよびコ
レクタがそれぞれセット入力端子１および第１の抵抗６
に接続された第４のトランジスタである。８はコレクタ
およびペースがそれぞれ第４のトランジスタ７のコレク
タおよびカレントミラーを構成する第２のトランジスタ
４のコレクタに接続された第６のトランジスタである。

９はコレクタおよびベースがそれぞれ第５のトランジス
タ８のペースおよびリセット入力端子２に接続された第
６のトランジスタ、１０はコレクタおよびペースがそれ
ぞれ出力端子１１およびカレントミラー回路を構成する
第３のトランジスタ５のコレクタに接続された第１０の
トランジスタである。１２は電源端子、１９は第５のト
ランジスタ８のペースと基準電位間に接続された第６の
抵抗、２０は第１０のトランジスタ１０のベースと基準
電位間に接続された第７の抵抗、２３は第１ｏのトラン
ジスタ１０のコレクタ及び電源端子１２に接続された第
５の抵抗である。上記構成において、セット入力端子１
に第４のトランジスタ７のペース・エミッタ順方向電圧
Ｖ＋ｘ　（以下’／ＢＥと記す）以上の電圧が入力され
る゛と第４のトランジスタ７は導通状態となり、第１の
抵抗６によりカレントミラー回路全構成する第１、第２
．第３のトランジスタ３，４．５のコレクタに電流が流
れる。すると、第２のトランジスタ４のコレクタ電流と
第６の抵抗１９の積の電圧が第５のトランジスタ８のｖ
＋ｓｘ　’にこえると第５のトランジスタ８は導通状態
となる。同様に第３のトランジスタ６のコレクタ電流と
第７の抵抗２０の積の電圧が第１０のトランジスタ１０
のＶＢＩ　ｆ：こえると第１０のトランジスタ１０は導
通状態となり、その結果、出力端子１１には第１０のト
ランジスタ１ｏの飽和電圧ＶＣＩＩＳム！（以下これを
ＶＣＩＩＳム丁　と記す）が出力される（以下これをセ
ット状態と記す。）。一方、リセット端子２に第６のト
ランジスタ９のｖｍｘ以上の電圧が入力されると第６の
トランジスタ９は導通状態となり第５のトランジスタ８
は遮断状態となシ、カレントミラー回路に電流が流れな
いため第１０のトランジスタ１０も遮断状態となる。そ
の結果、出力端子１１は電源電圧に近い電圧が出力され
る（以下これをリセット状態と記す。）。

発明が解決しようとする問題点 このような従来の双安定マルチバイブレータ回路では、
セット入力端子１あるいはリセット入力端子２に短時間
のノイズが入力されると、そのノイズにより第４のトラ
ンジスタ７あるいは第６のトランジスタ９が導通状態に
なシ出力端子１１の出力電圧が反転するという誤動作が
生じるため、セット入力端子１およびリセット入力端子
２にローパスフィルタを入れノイズ成分を除去する必要
があった。また、電源端子１２や基準電位にノイズが入
った場合誤動作が生じやすく、また、強電界中で箋用す
ると配線上に高周波電流が誘起され誤動作が生じやすい
という問題があった。

本発明は、このような従来の問題点を解決するものでセ
ット端子やリセット端子にノイズ成分を含む信号が入力
されてもノイズ成分の影響を受けない双安定マルチバイ
ブレータ回路を提供することを目的とする。

問題点を解決するための手段 この目的を解決するために本発明は、カレントミラー回
路を構成する第３のトランジスタのコレクタと基準電位
間にコンデンサを接続し、上記コンデンサの両端子電圧
を分割する様に接続された２本の抵抗の分割電位を第８
のトランジスタのベースに入力し、上記第８のトランジ
スタのコレクタに定電流源と第７．第９のトランジスタ
のベースを接続し、上記第９のトランジスタのコレクタ
にカレントミラー回路を構成する第２のトランジスタの
コレクタと第５のトランジスタのベースおよび第６のト
ランジスタのコレクタを接続し、上記第７．第８．第９
のトランジスタのエミッタをそれぞれ基準電位に接続し
、上記第７のトランジスタのコレクタを電源端子との間
に接続された第４の抵抗および第１０のトランジスタの
ベースに接続し、第１Ｑのトランジスタのエミッタは基
準電位に接続し、同トランジスタのコレクタを電源端子
との間に接続された第５の抵抗及び出力端子に接続した
ものである。

作用 この構成によって、セット入力端子が第４のトランジス
タのＶＢＫ以上の電圧になった瞬間から一定時間上記Ｖ
ＢＫ以上の電圧全入力し続けなければ出力端子はセット
状態にならない。また、リセット入力端子についても、
入力端子が第６のトランジスタ９のｖＢｘ以上の電圧を
一定時間入力し続けなければ出力端子はリセット状態に
ならない。したがって、セット入力端子あるいはリセッ
ト入力端子に一定時間以下のノイズ成分を含んだ入力信
号が入力されてもセット入力端子およびリセット入力端
子はノイズ成分の影響全受けない。これは電源端子や基
準電位のノイズに対しても同様である。

実施例 以下本発明の実施例を第１図とともに説明する。

第１図において、第２図と同一機能を有する素子には同
一符号を付して説明を省略する。１３は第３のトランジ
スタ６のコレクタと基準電圧端子間に接続されたコンデ
ンサ、１４及び１５はコンデンサ１３の両端の電圧全分
割する第２．第３の抵抗、１６は上記第２．第３の抵抗
によって分割される電圧がベースに接続されコレクタに
定電流源１７及び第９．第７のトランジスタのベースが
接続される第８のトランジスタである。１８はベースが
上記第８のトランジスタ１６のコレクタに接続され、コ
レクタが第２．第６のトランジスタ４゜９のコレクタ及
び第５のトランジスタ８０ベースに接続された第９のト
ランジスタである。２１は上記第８のトランジスタ１６
のコレクタにベースが接続されコレクタが第４の抵抗２
２の一掃及び第１０のトランジスタ１Ｑのベースに接続
された第７のトランジスタである。２２は一端を電源端
子１２もう一端を第７のトランジスタ２１のコレクタ及
び第１０のトランジスタ１０のベースに接続された第４
の抵抗である。

上記回路においてセット入力端子１に第４のトランジス
タの’ｉ’ＢＫ以上の電圧が入力されると第４のトラン
ジスタ７は導通状態となり第１の抵抗６によりカレント
ミラー回路を構成する第１．第２゜第３のトランジスタ
３，４．５のコレクタに電流が流れる。第３のトランジ
スタ５のコレクタ電流はコンデンサ１３を充電しコンデ
ンサ１３の端子電圧が上昇する。これによって第８のト
ランジスタ１６のペース電圧が上昇し１８１以上に達す
ると第８のトランジスタ１６は導通状態となり、これに
より第９のトランジスタ１８は遮断状態になり、第２の
トランジスタ４のコレクタ電流は第５のトランジスタ８
のベースに流れ込み、第５のトランジスタ８は導通状態
とな９、カレントミラー回路には引き続き電流が流れる
。同時に第７のトランジスタ２１が遮断状態となυ、第
１０のトランジスタ１０は導通状態となり、出力端子１
１にはＶＣＫＳＫＴ　が出力されセット状態となる。一
方すセット端子２にＶＢＫ以上の電圧が入力されると第
６のトランジスタ９は導通状態となり、第６のトランジ
スタ８は遮断状態となり、カレントミラー回路に電流が
流れないため、コンデンサ１３は第２゜第３の抵抗１４
．１５によって放電し、コンデンサ１３の端子電圧は徐
々に低下していく。第８のトランジスタ１６のペース電
位が’７８１１以下に低下すると第８のトランジスタ１
６は遮断状態となり、定電流源１７の電流は第９のトラ
ンジスタ１８及び第７のトランジスタ２１を導通状態と
し、第５のトランジスタ８が遮断状態を保持し、カレン
トミラー回路には電流が流れない。同時に第１０のトラ
ンジスタ１０が遮断状態になり出力端子１１は電源電圧
に近い電圧が出力されリセット状態となる。以上の動作
をタイミングチャートで表わしたものを第３図に示す。

発明の効果 以上の様に本発明はセット入力端子にＶＢ１１以上の電
圧が印加されてから回路がセット状態になるまでコンデ
ンサが充電される間の一定時間を必要とし、又リセット
入力端子にＶａｔ以上の電圧が印加されてから回路がリ
セット状態となるまでコンデンサが放電する間、一定時
間を必要とする。従ってセット及びリセット入力信号に
多量のノイズ成分が含まれていてもノイズ成分の影響金
受ける事なく安定した動作を行なう事ができる双安定マ
ルチバイブレータを構成する事ができる。

【図面の簡単な説明】

第１図は本発明の一実施例の双安定マルチバイブレータ
回路図、第２図は従来の双安定マルチバイブレータ回路
の回路図、第３図は第１図及び第２図の動作を表わすタ
イミングチャートである。 １・・・・・・セット入力端子、２・・・・・・リセッ
ト入力端子、３・・・・・・第１のトランジスタ、４・
・印・第２のトランジスタ、５・・・・・・第３のトラ
ンジスタ、６・・・・・・第１の抵抗、７・・・・・・
第４のトランジスタ、８・・印・第５のトランジスタ、
９・・・・・・第６のトランジスタ、１ｏ・・・・・・
第１ｏのトランジスタ、１１・・・・・・出力端子、１
２・・・・・・電源端子、１３・・・・・・コンデンサ
、１４・・・・・・第２の抵抗、１６・・・・・・第３
の抵抗、１６・・・・・・第８のトランジスタ、１７・
・・・・・定電流源、１８・・・・・・第９のトランジ
スタ、１９・・・・・・第６の抵抗、２゜・・・・・・
第７の抵抗、２１・・・・・・第７のトランジスタ、２
２・・・・・・第４の抵抗、２３・・・・・・第６の抵
抗。 代理人の氏名　弁理士　中　尾　敏　侵　ほか１名第２
図 １３図

Claims (1)

【特許請求の範囲】
1. カレントミラー回路を構成する第１、第２、第３のトラ
   ンジスタのうちの第１のトランジスタのコレクタに第１
   の抵抗を接続し、この第１の抵抗のもう一端に第４およ
   び第５のトランジスタのコレクタを接続し上記第４のト
   ランジスタのベースにはセット信号入力部を接続し、ま
   たエミッタには基準電位部を接続し、上記第５のトラン
   ジスタのベースには上記カレントミラーを構成する第２
   のトランジスタのコレクタおよび第６、第９のトランジ
   スタのコレクタを接続し、上記第５のトランジスタのエ
   ミッタには基準電位部を接続し、上記第６のトランジス
   タのベースにはリセット信号入力部を接続し、上記第６
   のトランジスタのエミッタには基準電位部を接続し、上
   記第９のトランジスタのベースには第８のトランジスタ
   のコレクタ、第７のトランジスタのベースおよび定電流
   源を接続し、上記第７、第８、第９のトランジスタのエ
   ミッタは基準電位部を接続し、上記第７のトランジスタ
   のコレクタは第１０のトランジスタのベース及び第４の
   抵抗を接続し、上記第４の抵抗のもう一端は電源端子に
   接続し、上記第１０のトランジスタのコレクタには出力
   端子及び第５の抵抗を接続し、上記第５の抵抗のもう一
   端は電源端子に接続し、上記カレントミラーを構成する
   第３のトランジスタのコレクタと基準電位間にはコンデ
   ンサを接続し、コンデンサの両端の電圧を分割する第２
   、第３の抵抗を設け、上記第２、第３の抵抗によって分
   割された電位を上記第８のトランジスタのベースに入力
   する構成とした双安定マルチバイブレータ。