JPS5961119A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5961119A
JPS5961119A JP57171259A JP17125982A JPS5961119A JP S5961119 A JPS5961119 A JP S5961119A JP 57171259 A JP57171259 A JP 57171259A JP 17125982 A JP17125982 A JP 17125982A JP S5961119 A JPS5961119 A JP S5961119A
Authority
JP
Japan
Prior art keywords
silicon
polysilicon
oxide film
concavity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57171259A
Other languages
English (en)
Inventor
Seiichiro Kawamura
河村　誠一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57171259A priority Critical patent/JPS5961119A/ja
Publication of JPS5961119A publication Critical patent/JPS5961119A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置の製造方法、詳しくはシリコン・オ
ン・インシュレーター（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓ
ｕｌａＬｏｒ、５０１　）構造の素子形成予定領域を所
望の結晶方位をもたせて単結晶化する方法に関する。
（２）技術の背景 本願の発明者は、Ｓｏｌ構造の素子形成予定領域の多結
晶シリコン（ポリシリコン）旧をｔ、Ｈ４５ｐしくｈｅ
ａｔ　５ｉｎｋ、ピー１−シンク）構造に形成し、シー
９−アニールによってポリシリコンを単結晶化する技術
を開発した。
第１図にはかかる構造か断面図で示され、同図において
、１はシリコン基板、２は酸化膜（二酸化シリコン（５
ｉＯ２）膜）、２ａば酸化膜に形成された凹部、３はポ
リシリコン層を示し、凹部２ａ内のポリシリコンの単結
晶化は、ンリコン基板１上に酸化膜２を形成し、この酸
化ｌｌψ２の素子形成予定領域に凹部２ａをエソチンク
で形成し、この四部２ａの底部に酸化膜２よりも薄い酸
化膜を残すヒートシンク構造を作る工程、全面にポリシ
リコンを成長してポリシリコン層３を形成する工程、四
１１５２ａの上方ｇＢ分を完全に覆ってポリシリコン層
をレーザビームで照射し凹ｆｆ１ｓ２ａ内のポリシリコ
ンを溶融する工程を含むことを特徴とする方法によつ゛
（実現される。
（３）従来技術と問題点 四部２ａのポリシリコンは、四部２ａの底のほぼ中心！
）］）分から始まる冷却によって単結晶化されるが、こ
のＣ「結晶化において核（５ｅｅｄ）となる単結晶か存
在しないために、門！４１ｉ２ａのｉ１１結晶シリコン
の結晶力位を制ｒ、ＩＩＩすることができない。通常の
場合、ア１１結晶化した四部２ａ内に形成した素子は特
定の結晶力位をもたなくても十分な特性を示−３が、な
んらかの理由で、例えば界面準位を特に改良したいため
（＋００）の結晶力位が望まれるというような場合には
、」−記した技術ではその要望を１）１５足させること
かできない。
（４）発明の目的 本発明は上記従来の問題点に鑑の、ｓ０１構造の素子形
成予定領域のポリシリコンを小結晶化するときに、所望
の結晶方位をもった単結晶シリコンを形成する方法を提
供することを目的とする。
（５）発明の構成 そしてこの目的は本発明によれは、半導体栽板上に酸化
膜を形成し、この酸化膜の素子形成予定領域に凹部をそ
の底部には前記酸化膜よりも薄い酸化膜を残して形成す
る工程、前記四部の外縁の外　方部分において基板を露
出する工程、全面に多結晶シリコンを成長する工程、お
よび基板の露出した前記外方部分に始まり四部のに方部
分を完全に覆う如くにエネルギー・ビームを照射する工
程により、シリコン・オン・インツユレータ−構造の素
子形成予定領域を基板と同一の結晶方位をもたせて小結
晶化することを特徴とする半導体装置の製造方法を提供
するごとによって達成される。
（７）発明の効果 以下本発明の実施例を図面によって詳述する。
第２図（ａｌを参照すると、本発明の方法を実施するに
際しては、結晶方位（１００）のシリコン基板１１上に
酸化膜（二酸化シリコン（５ｉＯ２）膜）を形成し、こ
の酸化膜を通常の技術でエノヂンクして、凹Ｍｌ（１２
ａをもった丘形部１２を形成する。四部１２ａの底＠１
６には１０００−２０００人の厚さの５ｉ０２を残し、
Ｊｉｈ　＆ｌｌ　１２０）　Ｉｇ　サ６０００〜８００
０人の外縁部１２ｂの外ではシリコン基板が１．０μｍ
程度のひろがりで１“Ｋ出しＣいる。
次いで全面にポリシリコンを４０　ｆｌ　Ｏ人程度の厚
さに例えば化学気相成長法（ＣＶＤ法）で成にし、ポリ
シリコン層１３を形成する。ポリシリコン層１３は、酸
化膜の外縁部１２ｂの外力′Ｍ１；づ目４ごはシリコノ
ン基板ＩＩと的接接触している。
次いで、連わ１ｃ波（ＣＭ）アルゴン（Ａｒ）レーザを
、１２−１４Ｗのパワー、５〜１０ｃｍ／　ｓｅｃの退
会速度で、外力部う目４から始まり、図に矢印で示す方
向に門！’ｆｌ！１２ａを完全に覆う如くに走今する。
第２図（ａｌにはレーデビー”％ｌＬｌが［を形＋’ａ
＋１２の外縁部１２ｂを僅かに超えた位置で示されるが
、レーザビーム■５か丘形邪の他方の外縁５１２ｂを通
過するときには、外力Ｃｆ１）分Ｉ４の」二と四部１２
ａ内のポリシリコンにすべて溶融している。
外力部分１４の上の溶融ポリシリコンから冷却によりｌ
ｉ結晶化が始まるが、その部分でポリシリコンは結晶力
位（１００）のシリコン基板■１のシリコンと接触して
いるから、基板シリコンが核となり、結晶方位（１００
）の単結晶シリコンが横方向に成長して行く　（横方向
エピタキシャル成長（ｌａｔｅｒａｌ　ｅｐｉｔａｘｉ
ａｌ　ｇｒｏｗｔｈ）　）　ｏ一般にかかる成長により
数十ミクロン以上も単結晶をのばすことは難しいが、１
０〜２０μｍ程度であればさほと難しくないことが本願
発明者の実験により確認された。
第２図ｆｂｊ　＆よ第２図（ａ）の構造の平面図で、図
にａ、ｂ、ｃで示す距離はそれぞれ１０”２０１７　ｍ
　、　２０〜３０μｍ、５０〜７０μｍに設定し、１字
型部分内に結晶力位（１００）の単結晶シリコンが得ら
れた。
本発明の他の実施例においては、第３図ｔａ）の断面図
に示される選択酸化法（ＬＯＣＯ３法）で形成された酸
化１１Ｒ＋を利用する。なお同図において、２１ば結晶
方位（１００）のシリコン基板、２２はフィールド酸化
膜、２２ａは回合１；、２３ボリシリコン層、２４はフ
ィールド酸化膜２２の外方のシリコン基板のシリコンが
露出した外方部分、２５はレーザビームを示し、同図ｆ
ｂｌは同図（ａ）の構造の平面図であり、同図（ｂｌに
ｄで示ず距離は１０〜２０μｍに設定した。かかる構造
におｉ′Ｊるレーザビームの照射、ポリシリコンの溶融
；、外力部分２４からの小結晶化等はずべ°Ｃ第２図の
実施例につい“Ｃ説明したとごろと間挿である。
なお、以上においては結晶力位（１００）の場合につい
て説明したが、横方向エビクキソヤル成長による単結晶
シリコンの結晶力位はシリコン基板の結晶方位に一致す
るから、結晶方位（１１１）の小結晶シリコンを得たい
場合には、結晶方位（１１１）のシリコン基板を選べば
よい。
なお以」二の説明において、ポリソリコンの溶融にはレ
ーデビームを用いたが、本発明の通用範囲はその他のエ
ネルキー・ビームを用いる場合にも及ぶ。
（７）発明の効果 以上酊−細に説明したように、本発明の方法によれは、
Ｓｏｌ構造の素子形成予定領域に所望の結晶力位をもっ
た単結晶シリコンが（４７られるので、４側と下側面が
酸化膜で囲まれた領域に所望の半導体素子を形成するこ
と、更にばかがる半導体素子を多層化することが可能に
なる。
【図面の簡単な説明】
第１図はＳｏｌ構造のし−１−シンク機能をもった素子
形成予定領域の断面図、第２図Ｆａ＋と（ｂｌおよび第
３図（ａｌと（ｂｌは、それぞれ本発明実施例の断面図
と平面図である。 １１．２１−一結晶力位（１００）のシリコン基板、１
２−酸化膜の丘形部、１２　ａ　−１！Ｉ　Ｍｔ（，２
２−フィールド酸化膜、１３．２３−ポリシリコン層、
１４．２４〜基板のシリコン力＜ｓＷ出した外方部分、
１５．２５−レーザビーム Ｃつ　　１ Ｕ） 八　　　　　　　　　　Ｄ Ｏ誓 ８３− （Ｙ’）　　　　　− 〇　　　　　　　　　　Ｄ

Claims (1)

    【特許請求の範囲】
  1. 半導体基板」−に酸化膜を形成し、この＃膜化１１カの
    素子形成予定領域に凹ｊｉｉをその底部ににｊ前記酸化
    １１俯よりも薄い酸化膜を残して形成する上程、前記四
    部の外縁の外力（！１；分において基板を４出するエイ
    ′＋！、全面に多結晶シリコンを成長する工程、および
    基板の露出し）こｆｌｉ？記外力部匁に始まり凹部の」
    三方部分を完全に覆う如くにエネルギー・ビームを！！
    ＠　４Ｊ　する工程により、シリごノン・オン・インシ
    ュレーク−構造の素子形成予定領域を基板と同一の結晶
    力４１．をもたせて単結晶化することを特徴とする半導
    体装置の製造方法。
JP57171259A 1982-09-30 1982-09-30 半導体装置の製造方法 Pending JPS5961119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57171259A JPS5961119A (ja) 1982-09-30 1982-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171259A JPS5961119A (ja) 1982-09-30 1982-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5961119A true JPS5961119A (ja) 1984-04-07

Family

ID=15920001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171259A Pending JPS5961119A (ja) 1982-09-30 1982-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5961119A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766627A (en) * 1980-10-13 1982-04-22 Toshiba Corp Manufacture of semiconductor device
JPS5840852A (ja) * 1981-09-03 1983-03-09 Toshiba Corp 相補型ｍｏｓ半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766627A (en) * 1980-10-13 1982-04-22 Toshiba Corp Manufacture of semiconductor device
JPS5840852A (ja) * 1981-09-03 1983-03-09 Toshiba Corp 相補型ｍｏｓ半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPS6339092B2 (ja)
JPS5961119A (ja) 半導体装置の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS5886717A (ja) 単結晶シリコン膜形成法
JPS58184720A (ja) 半導体膜の製造方法
JPS5825221A (ja) 半導体装置の製造方法
JPS5961118A (ja) 半導体装置の製造方法
JPS5880831A (ja) 半導体装置用基板の製造方法
JPH02177534A (ja) 半導体装置の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPS6149412A (ja) シリコン膜の単結晶化方法
JPH0335821B2 (ja)
JPS59158515A (ja) 半導体装置の製造方法
JPS58162031A (ja) 多結晶膜の熱処理方法
JPH01264215A (ja) 半導体装置の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPS6151820A (ja) 半導体装置の製造方法
JPS63315587A (ja) 単結晶薄膜形成方法
JPS60117611A (ja) 半導体装置の製造方法
JPS6379953A (ja) 単結晶薄膜の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法
JPS60117708A (ja) 半導体装置の製造方法
JPS6395616A (ja) 半導体単結晶層の製造方法
JPS61174622A (ja) 半導体装置の製造方法
JPS62250629A (ja) 半導体装置の製造方法