JPS5961173A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS5961173A JPS5961173A JP57171278A JP17127882A JPS5961173A JP S5961173 A JPS5961173 A JP S5961173A JP 57171278 A JP57171278 A JP 57171278A JP 17127882 A JP17127882 A JP 17127882A JP S5961173 A JPS5961173 A JP S5961173A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating layer
- region
- regions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Read Only Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体記憶装置に関する。特に、情報書き込み
の信頼性にすぐれたヒュースｉ（、ＯＭの改良に関する
。
の信頼性にすぐれたヒュースｉ（、ＯＭの改良に関する
。
（２）技術の背景
ヒユーズＨ，（、Ｉ Ｍとは情報の書き込みをヒユーズ
の溶断をもってなす、電気的書き込み可能読出し専用半
導体記憶装置をいう。具体的には、複数のメモリセルの
うち、特定のメモリセルを構成するヒユーズのみを選択
的に溶断することにより書き込み動作を行なうものであ
る。
の溶断をもってなす、電気的書き込み可能読出し専用半
導体記憶装置をいう。具体的には、複数のメモリセルの
うち、特定のメモリセルを構成するヒユーズのみを選択
的に溶断することにより書き込み動作を行なうものであ
る。
この書き込み動作を容易確実になし、かつ、読み出し誤
動作を避けるためには、書き込み時には小電力をもって
特定のヒュースが確実に溶断し、読み出し用電圧の印加
をもっては状態に変化を引き起こさないことが必要であ
り、ま、た、そのための努力がなされている。
動作を避けるためには、書き込み時には小電力をもって
特定のヒュースが確実に溶断し、読み出し用電圧の印加
をもっては状態に変化を引き起こさないことが必要であ
り、ま、た、そのための努力がなされている。
（３）従来技術と問題点
ヒュースＲ，ＯＭの情報の書き込みは特定のセルに選択
的に電流を流してなすが、従来技術におＬｌてこの電力
は必ずしも小さくなく、また、周辺回路、例えば、電源
回路、デコータ回路等の電流容量や所要面積も看做し菓
１［いという欠点があった。
的に電流を流してなすが、従来技術におＬｌてこの電力
は必ずしも小さくなく、また、周辺回路、例えば、電源
回路、デコータ回路等の電流容量や所要面積も看做し菓
１［いという欠点があった。
そこで、本発明の発明者らは、このヒユーズの形状を改
良して、その中央部を上方に凸となしておき、情報の書
゛き込まれるヒュースに予め少量の電流を流すことによ
り癲度に加熱しておき、レーザを極めて短時間照射して
これを溶断して情報の書き込みをなす方式のヒユーズ形
半導体記憶装置を発明し、特許出願（特願昭５６−２０
９７６６号）をなした。以下第１図を参照しつつ、上記
の発明の一実施例に係る半導体記憶装置の基本構造につ
いて、やや詳細に説明する。、図において１はシリコン
（Ｓｉ ）基板であり、２は二酸化シリコン（Ｓ＋０２
）よりなる絶縁層であり、３は多結晶シリコン（Ｐｏｌ
ｙＳｉ）よりなるヒユーズであり、４はリンケイ酸カラ
ス（Ｐ Ｓ Ｇ）よりなる表面保護膜であり、５はアル
ミニウム（Ａ１）よりなる配線である。情報を書き込む
場合はヒユーズ３に少量の電流を流して予熱しておき、
上方よりレーザを照射すれば、ヒユーズ３は溶融してヒ
ユーズの上方に凸の領域Ｂから、両側の下方に凸の領域
Ａに流出し、領域Ｂは空間となって、ヒユーズ３は溶断
し、情報の書き込みがなされるが、この構造においては
、ヒユーズの予熱に必要な電力が極めて少なくて済むた
め周辺回路の電流容量や、寸法を非常に小さくすること
ができる等の利点を有する。
良して、その中央部を上方に凸となしておき、情報の書
゛き込まれるヒュースに予め少量の電流を流すことによ
り癲度に加熱しておき、レーザを極めて短時間照射して
これを溶断して情報の書き込みをなす方式のヒユーズ形
半導体記憶装置を発明し、特許出願（特願昭５６−２０
９７６６号）をなした。以下第１図を参照しつつ、上記
の発明の一実施例に係る半導体記憶装置の基本構造につ
いて、やや詳細に説明する。、図において１はシリコン
（Ｓｉ ）基板であり、２は二酸化シリコン（Ｓ＋０２
）よりなる絶縁層であり、３は多結晶シリコン（Ｐｏｌ
ｙＳｉ）よりなるヒユーズであり、４はリンケイ酸カラ
ス（Ｐ Ｓ Ｇ）よりなる表面保護膜であり、５はアル
ミニウム（Ａ１）よりなる配線である。情報を書き込む
場合はヒユーズ３に少量の電流を流して予熱しておき、
上方よりレーザを照射すれば、ヒユーズ３は溶融してヒ
ユーズの上方に凸の領域Ｂから、両側の下方に凸の領域
Ａに流出し、領域Ｂは空間となって、ヒユーズ３は溶断
し、情報の書き込みがなされるが、この構造においては
、ヒユーズの予熱に必要な電力が極めて少なくて済むた
め周辺回路の電流容量や、寸法を非常に小さくすること
ができる等の利点を有する。
ところが、この構成においてはヒユーズ３の溶断が必ず
しも確実ではないという欠点が認められた。すなわち、
書き込みが往々正（１１口に行なわれない可能性かあり
、誤動作の可能性が高いという欠点が認められた。
しも確実ではないという欠点が認められた。すなわち、
書き込みが往々正（１１口に行なわれない可能性かあり
、誤動作の可能性が高いという欠点が認められた。
（４）クム明の目的
本発明の目的は、この欠点を詰つ消することにあり、電
流容量が小さいという利点に加えて、ヒユーズの溶断が
確実に行なわれ、結果として、博゛報書き込みの信頼性
にすぐれ、書き込み誤動作の可能性か少ない半導体記憶
装置を提供することにある。
流容量が小さいという利点に加えて、ヒユーズの溶断が
確実に行なわれ、結果として、博゛報書き込みの信頼性
にすぐれ、書き込み誤動作の可能性か少ない半導体記憶
装置を提供することにある。
（５）発明の構成
本発明の目的は、半導体基板と、該半導体基板上に配設
されて表面に凹凸部をイ」吏る絶縁層と、該絶縁層上に
該凹凸に沿って連続して配設された可溶部材層とを倫え
、前記絶縁層の凸部上に配設された可溶部材が、前記絶
縁層の凹部内に配設された可溶部材よりも低抵抗とされ
てなることにより達成される。
されて表面に凹凸部をイ」吏る絶縁層と、該絶縁層上に
該凹凸に沿って連続して配設された可溶部材層とを倫え
、前記絶縁層の凸部上に配設された可溶部材が、前記絶
縁層の凹部内に配設された可溶部材よりも低抵抗とされ
てなることにより達成される。
本発明の元明者は、上記の欠点の生じる原因を検討した
結果、第１図において、ヒユーズ３のＡ領域が溶融しな
いために、溶融したＢ領域がＡ領域に流出してヒユーズ
が溶断することを阻止しているということを確認した。
結果、第１図において、ヒユーズ３のＡ領域が溶融しな
いために、溶融したＢ領域がＡ領域に流出してヒユーズ
が溶断することを阻止しているということを確認した。
すなわち、Ａ領域とＢ領域とにおいてその対接する領域
における絶縁層２の厚さが異なるため、予熱の際の、へ
領域とＢ領域の放熱量に差が生じ、Ａ領域と１３領域と
において温度が必ずしも同一とならず、円領域に同等の
レーザを照射したときに、へ領域に比して温度の高いＩ
３領域は完全に溶融するが、へ領域は完全には溶融しな
いという現象が発生し、この現象が上記の不完全溶断の
原因であると考えられる。
における絶縁層２の厚さが異なるため、予熱の際の、へ
領域とＢ領域の放熱量に差が生じ、Ａ領域と１３領域と
において温度が必ずしも同一とならず、円領域に同等の
レーザを照射したときに、へ領域に比して温度の高いＩ
３領域は完全に溶融するが、へ領域は完全には溶融しな
いという現象が発生し、この現象が上記の不完全溶断の
原因であると考えられる。
換言すればＡ領域下部の二酸化シリコン（Ｓ＋（Ｊ２）
層２カ月３領域下ｒＳＩに比して薄いことに起困しＡ領
域では、大量の熱がシリコン（Ｓｉ）基板に放出されて
、温度が上昇せず、したがって、Ａ領域では溶融しない
ので、Ｂ領域の溶融物の流出が十分ではなくなり、不完
全溶断の原因になるものと考えられる。
層２カ月３領域下ｒＳＩに比して薄いことに起困しＡ領
域では、大量の熱がシリコン（Ｓｉ）基板に放出されて
、温度が上昇せず、したがって、Ａ領域では溶融しない
ので、Ｂ領域の溶融物の流出が十分ではなくなり、不完
全溶断の原因になるものと考えられる。
そこで、この欠点を解消し、Ａ領域とＢ領域との温度上
昇を均一になｒためには、Ｂ１偵域の−ｚｔ熱量を減少
させればよい。すなわち、Ｂ領域の抵抗を小さくなぜば
よいとの着想を得て、（イ）バターニングによりＢ領域
の幅を太き（する、（ロ）Ｂ領域のみ、（Ｊ加面に多結
晶ノリコン（Ｌ’ｏｌｙ Ｓｉ）を成長させて厚（する
、（ハ）Ｂ領域にのみコ２択的に不純物を導入して比抵
抗を小さくする等の手段を使用すると、上記の目的を達
成しうろことを確認して本発明を完成した。
昇を均一になｒためには、Ｂ１偵域の−ｚｔ熱量を減少
させればよい。すなわち、Ｂ領域の抵抗を小さくなぜば
よいとの着想を得て、（イ）バターニングによりＢ領域
の幅を太き（する、（ロ）Ｂ領域のみ、（Ｊ加面に多結
晶ノリコン（Ｌ’ｏｌｙ Ｓｉ）を成長させて厚（する
、（ハ）Ｂ領域にのみコ２択的に不純物を導入して比抵
抗を小さくする等の手段を使用すると、上記の目的を達
成しうろことを確認して本発明を完成した。
抵抗値Ｉｔ（Ω）は、次式で表わされる。すなわち、Ｒ
＝ρ−−・・・・・・・・・・・・・・（１）但し、（
１）式において、 ρは比抵抗（ΩＣ口］）であり、 ■ノは長さ （ＣＩｎ）であり、 Ｓは断面積（ｃａｎ２）である。
＝ρ−−・・・・・・・・・・・・・・（１）但し、（
１）式において、 ρは比抵抗（ΩＣ口］）であり、 ■ノは長さ （ＣＩｎ）であり、 Ｓは断面積（ｃａｎ２）である。
したがって、上記の構成において、（イ）（ロ）の方法
を用いると、（１）式において断面Ｂｓが増大されるこ
ととなり、（ハ）の方法を用いると比抵抗ρが低減され
ることとなり、いずれの場合も抵抗値１もは減少する。
を用いると、（１）式において断面Ｂｓが増大されるこ
ととなり、（ハ）の方法を用いると比抵抗ρが低減され
ることとなり、いずれの場合も抵抗値１もは減少する。
へ領域も１３領域も、５１Ｌれる電流は同一であるから
、Ｂ領域における発熱量は小さくなり、上記の目的を達
成することが可能となる。
、Ｂ領域における発熱量は小さくなり、上記の目的を達
成することが可能となる。
（６）発！］の実施例
以Ｆ図１口］を参照しつつ、本発明の一実施例に係る半
専体記１意装置の要旨であるヒュース部分の構造につい
て説明し、本発明の描成と特有の効果とを明ら力州こす
る。
専体記１意装置の要旨であるヒュース部分の構造につい
て説明し、本発明の描成と特有の効果とを明ら力州こす
る。
一例として、多結晶シリコン（Ｐｏ１ｙ Ｓｉ）よりな
るヒュースの上方に凸の領域に不純物を導入する工程を
使用したヒュース部分の形成方法について述べる。
るヒュースの上方に凸の領域に不純物を導入する工程を
使用したヒュース部分の形成方法について述べる。
第２図参照
シリコン（Ｓｌ）基板１１上に、熱酸化法、化学気相成
長法（Ｌ：Ｖｌ）法）等を使用して二酸化シリコン（Ｓ
ｉ（Ｊｚ）よりなる絶縁層１２を形成したのちフォトリ
ンクラフイー伝とエツチング法とを組み合わせて使用す
ることにより絶縁層１２のパターニングを行ない、その
中央部が上方に凸でありその左右が下方に凸である凹凸
部を形成する。しかるのち、この層の全面に、同じく化
学気相成長法（ＣＶＤ法）等を用いて、ヒユーズとなる
べき多結晶シリ＝＋７（ＰｏｌｙＳｉ）層を０５〔μｍ
ｎ〕程度の厚さに形成する。なお、この多結晶シリコン
（Ｐｏｌｙ Ｓｉ ）層１３には少量のｎ型不純物、例
えばイオン注入法によって５−８ Ｘ １０” ［ｃｍ
”］ ］トー７．’ＩＪ ヒ素（Ａｓ”）、リン（
Ｐ＋）等の不純物が導入されている。尚、不純物の導入
方法としては拡散法を用いてもよい。
長法（Ｌ：Ｖｌ）法）等を使用して二酸化シリコン（Ｓ
ｉ（Ｊｚ）よりなる絶縁層１２を形成したのちフォトリ
ンクラフイー伝とエツチング法とを組み合わせて使用す
ることにより絶縁層１２のパターニングを行ない、その
中央部が上方に凸でありその左右が下方に凸である凹凸
部を形成する。しかるのち、この層の全面に、同じく化
学気相成長法（ＣＶＤ法）等を用いて、ヒユーズとなる
べき多結晶シリ＝＋７（ＰｏｌｙＳｉ）層を０５〔μｍ
ｎ〕程度の厚さに形成する。なお、この多結晶シリコン
（Ｐｏｌｙ Ｓｉ ）層１３には少量のｎ型不純物、例
えばイオン注入法によって５−８ Ｘ １０” ［ｃｍ
”］ ］トー７．’ＩＪ ヒ素（Ａｓ”）、リン（
Ｐ＋）等の不純物が導入されている。尚、不純物の導入
方法としては拡散法を用いてもよい。
第３図参照
基板１１の全面にフォトレジスト層を形成したのち、酸
素（０）プラスマを使用してなすアッシングにより、上
記絶縁層１２のパターニングによって形成された凹部１
６にのみレジスト層を残し他の領域からレジスト層を均
一に除去ｒる。
素（０）プラスマを使用してなすアッシングにより、上
記絶縁層１２のパターニングによって形成された凹部１
６にのみレジスト層を残し他の領域からレジスト層を均
一に除去ｒる。
第４図参照
イオン注入法を使用して、上記の多結晶シリコン（Ｐｏ
１ｙ Ｓｉ ）層１３のうちヒュースの上方に凸なる領
域となる領域１３″にヒ素（Ａｓ＋）、リン（Ｐ＋）等
、不純物をイオン注入法によって例えば５×１０１５〔
Ｃ１ｎ〕 ドース導入する。この工程により、ヒュー
スの溶断されるべき領域１３ の比抵抗は減少し、予
熱時の発熱量は低減され、温度上昇はヒュースの下方に
凸なる領域１３′と等しくなる。また、上記の不純物の
濃度は、所望の比抵抗値となるように決定されることは
言うまでもない。
１ｙ Ｓｉ ）層１３のうちヒュースの上方に凸なる領
域となる領域１３″にヒ素（Ａｓ＋）、リン（Ｐ＋）等
、不純物をイオン注入法によって例えば５×１０１５〔
Ｃ１ｎ〕 ドース導入する。この工程により、ヒュー
スの溶断されるべき領域１３ の比抵抗は減少し、予
熱時の発熱量は低減され、温度上昇はヒュースの下方に
凸なる領域１３′と等しくなる。また、上記の不純物の
濃度は、所望の比抵抗値となるように決定されることは
言うまでもない。
さらに、この工程において、ヒュースの両端をなす領域
１３ にも不純物が導入されるが、この領域は続く工
程におけるアルミニウム（ＡＩ）配線層とのコンタクト
領域になるため、不純物導入によって抵抗が下がり、完
全なオーミックコンタクトを形成する上で有利である。
１３ にも不純物が導入されるが、この領域は続く工
程におけるアルミニウム（ＡＩ）配線層とのコンタクト
領域になるため、不純物導入によって抵抗が下がり、完
全なオーミックコンタクトを形成する上で有利である。
しかるのち、レジスト層１６を除去する。
第５図参照
上記の工程終了後、公知の方法を使用してヒユーズのパ
ターニングを行ない、さらにリンケイ酸ガラス（ＰＳＧ
）よりなる表面保護膜１４を形成したのち、公知の方法
を使用して、ヒュースの両端の領域１３ 上にコンタ
クトホールを形成し、真空蒸着法を使用してアルミニウ
ム（Ａ１）よりなる配線層１５を選択的に形成する。
ターニングを行ない、さらにリンケイ酸ガラス（ＰＳＧ
）よりなる表面保護膜１４を形成したのち、公知の方法
を使用して、ヒュースの両端の領域１３ 上にコンタ
クトホールを形成し、真空蒸着法を使用してアルミニウ
ム（Ａ１）よりなる配線層１５を選択的に形成する。
上記の構造を有するヒュース形１（、（Ｊ Ｍにおいて
、清報のδき込みを行なう場合は、まずヒユーズに少量
の電流を流し、全体を予熱しておく。このとき、ヒユー
ズの領域１３′及び１３″は温度上昇が同一となる。そ
の後、ヒュースの上方から、レーザを照射すれば、領域
１３’ 、１３″は共に溶融して、上方に凸なる形状を
有する領域１３″は左右の領域１３′に流出して空間と
なり、確実にヒュースは溶断されることとなり、書き込
みの信頼性向上に有効に寄与する。
、清報のδき込みを行なう場合は、まずヒユーズに少量
の電流を流し、全体を予熱しておく。このとき、ヒユー
ズの領域１３′及び１３″は温度上昇が同一となる。そ
の後、ヒュースの上方から、レーザを照射すれば、領域
１３’ 、１３″は共に溶融して、上方に凸なる形状を
有する領域１３″は左右の領域１３′に流出して空間と
なり、確実にヒュースは溶断されることとなり、書き込
みの信頼性向上に有効に寄与する。
なお、上記実施例においては、ヒユーズの溶断すべき領
域に不純物を導入することによってその領域の比抵抗を
小さくし、発熱量を低減した場合について述べたが、こ
れに限らず、パターニングの際に溶断すべき領域の幅を
大きくなす、あるいは、層の厚さを例加的に厚くなす等
の方法によっても、さらに、これらの方法を適宜組み合
わせて使用し、その相乗効果を利用することによっても
上記の目的を達成しうる。
域に不純物を導入することによってその領域の比抵抗を
小さくし、発熱量を低減した場合について述べたが、こ
れに限らず、パターニングの際に溶断すべき領域の幅を
大きくなす、あるいは、層の厚さを例加的に厚くなす等
の方法によっても、さらに、これらの方法を適宜組み合
わせて使用し、その相乗効果を利用することによっても
上記の目的を達成しうる。
（７）鈍明の効果
以上説明ぜるとおり、本発明によれば、情報書き込みに
要する電流が少な（周辺回路の電流容量が小さいという
利点に加えて、ヒュースの溶断が確実に行なわれ、結果
として、情ｆμ書き込みの信頼性にすぐれ、書き込み誤
動作の可能性が少ない半導体記憶装置を提供することが
できる。
要する電流が少な（周辺回路の電流容量が小さいという
利点に加えて、ヒュースの溶断が確実に行なわれ、結果
として、情ｆμ書き込みの信頼性にすぐれ、書き込み誤
動作の可能性が少ない半導体記憶装置を提供することが
できる。
第１図は、本発明の発明者らの先の特許出願の発明に係
るヒュース式半導体記憶装置のヒュース部分の基本製造
を示す基板断面図であり、第２図乃至第５図は本丸明の
一実施例に係る半導体記憶装置の要旨であるヒュース部
分の製造工程における主要工程完了後の基板断面図であ
る。 １．１１・・・・・・シリコン（Ｓｉ）基板、２．１２
・・・・・・絶縁層（Ｓｉ（Ｊ２） 、３・・・・・・
本発明の発明者らの先の特許出願に係るヒコース（Ｐｏ
１ｙ Ｓｉ） 、１３・・・・・・本発明の一実施例に
係り、ヒュースとなすべきＰｏｆｙＳｉ層、１３′・・
・・・・本うＬ明におけるヒュースの不純物が導入され
ていない領域、１３″・・・・・・本発明におけるヒュ
ースの中央部で上方に凸の形状を有し、かつ不純物が９
人されている領域、すなわち溶断されるべき領域、１３
・・・・・・本発明におけるヒュースの両端をなし
、不純物が導入されている領域、すなわち、配線層との
コンタクト領域、４．１４・・・・・表面保護膜（ＰＳ
Ｇ）、５．１５・・・・・・アルミニウム（ＡＩ ）よ
りなる配線層。
るヒュース式半導体記憶装置のヒュース部分の基本製造
を示す基板断面図であり、第２図乃至第５図は本丸明の
一実施例に係る半導体記憶装置の要旨であるヒュース部
分の製造工程における主要工程完了後の基板断面図であ
る。 １．１１・・・・・・シリコン（Ｓｉ）基板、２．１２
・・・・・・絶縁層（Ｓｉ（Ｊ２） 、３・・・・・・
本発明の発明者らの先の特許出願に係るヒコース（Ｐｏ
１ｙ Ｓｉ） 、１３・・・・・・本発明の一実施例に
係り、ヒュースとなすべきＰｏｆｙＳｉ層、１３′・・
・・・・本うＬ明におけるヒュースの不純物が導入され
ていない領域、１３″・・・・・・本発明におけるヒュ
ースの中央部で上方に凸の形状を有し、かつ不純物が９
人されている領域、すなわち溶断されるべき領域、１３
・・・・・・本発明におけるヒュースの両端をなし
、不純物が導入されている領域、すなわち、配線層との
コンタクト領域、４．１４・・・・・表面保護膜（ＰＳ
Ｇ）、５．１５・・・・・・アルミニウム（ＡＩ ）よ
りなる配線層。
Claims (1)
- 半導体基板と、該半導体基板上に配設されて表面に凹凸
部を有する絶縁層と、該絶縁層上に該凹凸に沿って連続
して配設された可溶部材層とを備え、前記絶縁層の凸部
上に配設された可溶部材が、前記絶縁層の凹部内に配設
された可溶部材よりも低抵抗とされてなることを特徴と
する半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171278A JPS5961173A (ja) | 1982-09-30 | 1982-09-30 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171278A JPS5961173A (ja) | 1982-09-30 | 1982-09-30 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961173A true JPS5961173A (ja) | 1984-04-07 |
Family
ID=15920358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171278A Pending JPS5961173A (ja) | 1982-09-30 | 1982-09-30 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344757A (ja) * | 1986-04-11 | 1988-02-25 | Nec Corp | 半導体装置 |
| US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
-
1982
- 1982-09-30 JP JP57171278A patent/JPS5961173A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344757A (ja) * | 1986-04-11 | 1988-02-25 | Nec Corp | 半導体装置 |
| US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7572724B2 (en) | Doped single crystal silicon silicided eFuse | |
| KR100872882B1 (ko) | 저전력 어플리케이션을 위한 전기적으로 프로그램 가능한집적 퓨즈 장치 및 그 형성 방법 | |
| JPS6146980B2 (ja) | ||
| JPS6359253B2 (ja) | ||
| JPS63160268A (ja) | 金属ヒューズリンクを用いた書込み可能なｍｏｓメモリ及びその製造方法 | |
| JPH0428145B2 (ja) | ||
| JPS62128556A (ja) | 半導体装置 | |
| JPS5880852A (ja) | 半導体装置の製造方法 | |
| JPS5961173A (ja) | 半導体記憶装置 | |
| JPS6344757A (ja) | 半導体装置 | |
| JPH0225263B2 (ja) | ||
| US5011783A (en) | Forming selective single crystal regions in insulated pockets formed on silicon by energy beams and devices formed in the pockets | |
| US20070190751A1 (en) | Semiconductor fuses and methods for fabricating and programming the same | |
| JPS6351383B2 (ja) | ||
| JPS6139550A (ja) | 半導体ヒユ−ズ素子 | |
| JPS59124741A (ja) | 半導体装置 | |
| JPS5877097A (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPS6132551A (ja) | 半導体ヒユ−ズ素子 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JP3116683B2 (ja) | サーマルインクジェットヘッド | |
| JPH0642493B2 (ja) | 半導体装置の製造方法 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| JPS61224451A (ja) | 半導体プログラマブルメモリセル | |
| JPS6122652A (ja) | 半導体装置 | |
| JPS61268041A (ja) | ヒユ−ズの熔断方法 |