JPS5961877A - ビデオ・デイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビデオ・ディスプレイ装置に関し、ラスター・
スキャンＣＲＴ（陰極線管）のスクリーンにおける並ん
だ光像点の可視特性の少なくとも一つがディジタル・ビ
デオ駆動波形内の連続的なベル（画素）値によって規定
される種類のものに関する。ベルは各々ビデオ・ピント
を一個又はそれ以上、並列形式で含んでおり、又パルス
延長回路が備えられており波形内の選択されたベルの期
間を引き伸して、有限的なビデオ増幅器の立上り及び下
り時間によって起るＣＲＴの像の歪みを少くとも部分的
に補なう。ＩＢＭ　　ＴＤＢ誌２４巻１１Ｂ号、５７９
４頁にこの種の装置が示されており、又Ｉ　ＢＭ８７７
５ターミナルに用いられている。

高密度なラスター・スキャンＣＲＴディスプレイのビデ
オ・チャネルは、フリッカを防ぎたいとするなら、高い
データ転送速度で動作させねばならない。例えば、１２
ｏ万の像点を特っディスプレイはとびこし走査なしで６
０Ｈｚで反覆されるとしだ時、約１００メガ・ペル７秒
のピーク・データ速度を要する。これは１０ナノ秒のベ
ル期間に相当する。電子ビームの全変調振幅はカラーで
６０■、モノクロムで約３５Ｖのカソード駆動電圧を要
する。このベル期間に対応する短時間にこのような電圧
変化を発生させるビデオ増幅器を設計することは難しい
。特に、単なる２進値的波形でなくアナログ信号を扱う
場合、むずかしくなる。

この場合、カラー・ディスプレイの現在の技術水準とし
て１０％から９０％の立上りと下りの時間が７ｎＳのも
のが考えられている。この種の増幅器は、正規の矩形か
ら大きく歪んだビデオ・パルスを発生する。使用者から
見るとこの影響は、幅が像点１個分の細いタテ線の所で
コントラストが甚しく減っている場合最も目立つ。この
問題は、モノクロムで暗い地に明るい像の時（以後これ
を黒地に白と呼ぶ）に最も深刻で、そのわけはビーム電
流が駆動電圧のガンマ乗に比例し、ガンマは通例約２２
であるからである。そのだめ、単一の像点のコントラス
トは白ピーク時の電圧について測った駆動パルス幅に実
効上関係しており、これは前記の白パルスについて数ｎ
ｓである。

黒地に白のディスプレイで用いられる上述した、この問
題への一解決法は、ビデオ波形をそれ自体の遅延された
もので論理ＯＲして正のベル（白）の後端をのばすこと
である。この技法だと、負のベルをみじかくして正のベ
ルを長くするので、黒地に白と白地に黒の形式の情報を
併せて使うディスプレイでは不適当である。この問題は
、ディスプレイ・スクリーンの特定の部分の情報のすべ
てが同じ極性をもつことがシステムに判っている際等の
特別の時には克服できる。この場合は、情報の極性を示
す信号を与えられた２つの排他オアゲートにより、基本
のパルス伸長回の前と後でビデオ信号を反転できる。

しかし、この技法は高照度のディスプレイにはいくつか
の大きな欠点をもつ。高密度で極性がま口ったディスプ
レイに対しては、スクリーンの各場所での極性をシステ
ムが知っていなければならない。又極性が判っていても
、そこにはラスター・スキャン方向に孤立して存在する
相当数の反対極性の像点が含まれていることがあり、先
行ベルの後端を自動的に延すとこれらの点が相当に短小
化される。

本発明の目的は上記の欠点の克服されたディスプレイの
実現にある。

本発明では、少なくとも両隣りの二つのベルの極性との
関係を伴って各ベルを調ベベルの値の間での予定の関係
を見つけるデコーダ（解号装置）とその関係によって違
う値のベルの間で選別的に変位を前進させたり遅延させ
たりするりタイミング装置よりなるパルス延長回路によ
って上記の目的を達成する。

下記実施例におけるデコーダは各ベルとその両側の二つ
のベルとの関係だけをしらべ、リタイミング装置は各ベ
ル変位のうち直前か直後の少なくとも二つの続いている
ベルが同じベルであるもののみリタイミングをし、その
リタイミングはその二つの続くベルが先行してるか後続
してるかによって変位を前進させたり遅らしたりして行
なう。

しかし、本発明はこの単純な例に限られるものではなく
、−回にデコーダに送るベルの数を増したり（即ち各ベ
ルの更に前と後迄見て）、各ベル間の関係を単に同人を
しらべるのでなく更に複雑な関係を規定して判定に加え
たり、リタイミング装置に変位の前進や遅延を可変値で
行える能力を付与したりしてカラーや白黒での対応性を
上げた画像歪補償を与えることができる事は明らかで、
回路のコストのみが制限因子である。

例えば上記の簡単な実施例ではりタイミング装置は黒い
ベル一つとそのあとに白いベル最少二つの両方を後続さ
せている白いベルの後端を延長しないが、その理由はデ
コーダが一つの白いベルの後端にはつづいている二つの
連続する同じベルを発見しないからである。しかし、白
いベル二つを後に持った黒いベルの後端は延ばされるの
だから、この白いベルの端も実際上ディスプレイに害す
ることなく、延ばし得る。このような場合は、各ベルの
後玉つのベルを見るだけで検出でき、同じことがベルの
前端についてもいえる。

本発明の利点はベルを、それと近隣のベルとの関係によ
ってのみ延長のために選別することで、これによって隣
りとは事笑上異なる色や強さの孤立したベルの識別がで
き、少なくともその正規の幅を保持でき、又出来ればそ
の幅を増加させる点にある。この点、先行技術では、延
長するため選ばれるベルはスクリーンの成る区域で所定
の値をもつすべてのベルであって、隣りのベルの値やそ
れとの関係は見られなかった。本発明では、個々のベル
の値は必ずしも選別のだめの因子ではなく、只隣りのベ
ルの値との関係で因子となり、そのためスクリーンのど
こにおけるどんな値のベルでも延長できる。更にこの延
長は、変位の後端の代りに前端に関して行なうこともで
き、後端のみ延長する先行技術に比べて、選別されたベ
ルについて三種の延長の可能性がある。本発明は又ビデ
オ波形に対して完全に自動的に働らき、ディスプレイの
極性についての事前検知を要せず、多ピント・ビデオに
も単一ビット（白黒）ビデオにも利用できるが、先行技
術の回路は後者しか扱えない。

上記のような簡単な場合でも、本発明は高密度のビデオ
画像に有効であり、従来の技術に比ベスクリーンにおけ
る性能を相尚に向上させることが判った。

ディジタル・ビデオ波形がラスター・スキャンＣＲＴの
ビームの制御に用いられる慄式は、コンピュータ・グラ
フィック技術において周知であり、市販の技術書やＩＢ
Ｍ８７７５ターミナルにおいて広く知られている。以下
の説明は主に本発明のパルス延長回路に向ける。

本発明は、ビデオ波形の臨界的部分を（時間的に）空白
のある時だけ延すことにより先行技術のもつ制限を克服
している。２進値（白黒の）信号については、関与する
部分は、単に孤立した白又は黒のベルである。カラー及
びグレー・スケール・ディスプレイについては後に記す
。

第１図の実施例によって本発明の２進値信号への適用と
その動作を説明する。臨界的部分の検出は、５段シフト
・レジスタにビデオ波形を通して行われ、これは５個の
Ｄ　５フリンプ・フロップ１０〜１４からなり、その出
力は４個のろ入力ＡＮＤゲート１５から１８を含む論理
回路に接続されている。シフト・レジスタ段は多数のモ
トローラ（商標）ＭＥＣＬ　　１０ＫＨシリーズのエミ
ッタ結合論理であり、論理回路素子はモトローラＭＥＣ
Ｌ　　１ＯＫシリーズのエミッタ結合論理である。後者
は規定上の伝播遅れが２ナノ秒のものとして選ばれた。

表示されている各論理素子の機能は各々の上に記した型
番のＩＣモジュールにより与えられる。簡明化のため、
エミッタ抵抗は略した。白いベルを２進の１とし、Ｘは
「関与せず」を示すとすれば、４個のゲート１５〜１８
は下記の動作をする。

シフト・レジスタ・ビット（ベル）′ １２３４５　　　　１１ ＸＸ１００　　　　　白を左に延す（ＥＷＯＬ）ＸＯＯ
ｌｏ　　　　　白を右に延す（ＥＷＯＲ）ＸＸＯｌｌ　
　　　　黒を左に延す（ＥＢＯＬ）Ｘ１１０１　　　　
　黒を右に延す（ＥＢＯＲ）ＣＲＴ上のラスターは周知
の如く左から右に走るから左とはベルの前端で、右は後
端を示す。シフト・レジスタ内ではビット５が最先のベ
ルでビット１が最も新しいベルである。上記入出力表は
シフト・レジスタ段１２の出力で、どちらかの側で少く
とも２つの続いた同極性ベル変位を検知していることが
判る。これはその方向に変位をずらす余裕空間があるこ
とを示す。

この表で合致がなければ、シフト・レジスタ段１２の出
力が、二つのゲート・ディレィ、即ちゲ−）１’９．２
０，２１を介して通常位置にビデオ出力として出される
。表で合致して変位が左にシフトできると示されると、
即ちベルろの前端が進められると、２つのゲート・ディ
レィ即ちＥＷＯＬにはゲート１７と２１、ＥＢＯＬには
ゲート１８と２１を通して、変位がより早くビデオ出力
に送られる。又、合致して右に延ばすと示された時には
、ベル４の後端が遅らされ、変位は４個のゲート・ディ
レィ即ちＥＷＯＲにはゲート１５．１９．２０．２１、
ＥＢＯＲには１６．２２．２０．２１を通して常よりお
くれて出力に送られる。

その結果は、少なくとも二つの先行する反対極性を有す
る孤立したベルの前端は正規の位置より２ナノ秒前進さ
れ、少なくとも二つの反対極性のベルが後続している孤
立したベルの後端は２ナノ秒遅らされることである。正
規のペル期間は１０ナノ秒なので、各ベルは期間が１２
から１４ナノ秒に延ばされるが、これは反対極性の二つ
のベルを片側だけにもつか、両側にもつかに依る。

上記回路の動作例を第２図の波形で示す。２図において
、（ａ）は１０ナノ秒の周期のビデオ・クロック信号で
ビデオ波形（ｂ）の刻時をしてシフト・レジスタに入れ
る。段１２の出力の変位を（Ｃ）に示しＡＮＤゲート１
５〜１８により解読された動作を（ｄ）に示す。パルス
幅延長された結果の波形を（ｅ）に示し、これは段１２
の出力からは全体として６ナノ秒遅れ（三つのゲート・
ディレィ）、選択されたベルは正規位置から２ナノ秒前
進及び／又は遅延している。波形（ｅ）の点線は、この
パルス延長回路の効果を示すために正規変位を示してい
る。

第１図の例は、出力変位を延ばす量を調節する機能を有
していない。しかし、これは容易に付加できる。例えば
、二つの延長が必要なら・、規定された遅延を４ゲ一ト
分に増して、左シフト（延長）にはろ又は２ゲ一ト分の
別の信号路を掬え、右シフトのだめには５又は６ゲート
の経路を与えてもよい。

正確に機能させるため、論理回路はパルスの歪を発生し
ないことを要し、下から上及び上から下へのｙ位置の伝
播遅れは等しくなければならない。

エミッタ結合型論理回路はトランジスタを飽和点をこえ
て駆動するのでこの条件をみだす。上記の回路はモニタ
ーにより１００メガ・ペル７秒でテストされ、この時の
ビデオ増幅器の立上り時間は７ナノ秒であった。白地に
黒と黒地に白の文字とベクトルの混合のディスプレイで
の結果は秀れており、先行技術におけるパルス延長回路
をもつものに比べ全体的に上位にあり、部分的には格段
の差がみられた。連続トーン原画の・・−フ・トーン像
に関してはあまり良くなかった。成る・・−フ・トーン
処理アルゴリズムは少なくとも先行技術程度に良い結果
を力えたが、他の例ではこれより劣った。そこでパルス
延長回路をバイパスする機能が望まれる。或は、例えば
エラー・キャリー原理等を用いたりして、パルス延長回
路に入る（人為的）歪を補償するために改変することも
、いくつかのハーフ・トーン・アルゴリズムにおいては
容易である。

ベルが並列な何ビットかであられされる上記の技術をカ
ラー及びグレー・スケール・ティスプレィに拡張する場
合、第１図の回路を各ビデオ・ピント毎に多数個配置す
るだけでは不十分である。

それは、各回路が独自に別々のデータ・パターンを見、
変位の延長をするからである。例えば、カラー・ディス
プレイでは、これが集束不良と同じような外見を呈する
。この問題はベルの流れの中での順序値の変化に基づい
て単一の判定をして、そのベルをなす全ビデオ・ピント
をずらせば解決する。

第６図は６個の並列ビデオ・ピントをこの理論で処理実
施例を示す。モトローラＭＥＣＬ　　１０にと１０ＫＨ
のモジュールが図示の型式で用いられる。ビデオ人力が
５段シフト・レジスタ４０〜４４に加えられる。上の４
段４０〜４６が図示の共通なビデオ・クロック信号によ
り刻時され、出力段４４は後記の特定のベル・パターン
の解号に応じてクロックをうける。６個のＸ０Ｒ（排他
オア）ゲートからなる比較器２５が人力の各ベルの値を
段４０の出力にある直前のベルの値と比較する。

比較器２５はこれらの値が違うと「１」、そうでない時
は「０」を発生する。

比較回路は６段シフト・レジスタ２６〜２８の第１段２
６に入れられる。そこで、レジスタ２６〜２８はその時
とその前２回の比較結果を持っている。四つの３人力Ａ
ＮＤゲート３０〜ろろからなる論理回路が段２６〜２８
に接続されている。

このＡＮＤゲートは下記の動作をする。

〃ト・レジスタのヒシト値　対応するベル１２３　１２
ろ４　動作 １　　１　０　　　　ｎ　　ｍ　　ｎ　　ｎ　　　ペル
２を左へ延す１　　１　　１　　　ｍｎｍｎ　　　正規
の変位Ｑ１０　　　ｍｍｎｎ　　　正規の変位０　１　
　１　　　　ｎｎｍｎ　　　ベル６を右に延す上記の表
でｎとｍは任意の二つのペルの値を示し、ＣＲＴのスキ
ャンは左から右と想定されている。上述の正規の変位は
ペルろと２の間にある。

ＡＮＤゲートろＯ〜ろろによって解号されるパターンに
応じて、「早い」クロック・ラッチろ４、「正規」クロ
ック・ラッチ３５、ｒ、ｉＪい」クロック・ラッチろ６
の三つのランチのうち一つがセットされる。これらのラ
ンチがレジスタ４０〜４４の出力段４４を、ペル２と乙
の間の変位を正規に残すか早くするか遅くするかに応じ
て、クロック駆動する。

上記第１のパターンで、ペル２は左側に延す余地ある臨
界部分で、そのだめ「早い」クロック・ラッチろ４がセ
ントされる。第２のパターンではペル２と３が臨界部分
で、それらの間の変位は正規に保たれ、「正規」クロッ
ク・ラッチろ５かセントされる。第６のパターンは変位
１つで臨界部分はなく、正規位置に残される。最後のパ
ターンではペルろが臨界部分で右に延長余地があり、「
遅い」クロック・ランチ５６がセントされる。

この四つの解号パターンは互いに排他的だからどのペル
期間においても、多くても一つのクロック・ランチしか
セントされないことが判る。シフト・レジスタ２６〜２
８で起りうる他の４ノ（ターンについては解号する必要
はないが、それはそれらパターンはペル２と６の間で変
化のない）（ターンであり、ビデオ出力段４４のクロッ
クを冗長にするからである。

各クロック・ランチは１ゲ一ト分遅れて自動リセットし
約５ナノ秒に規定された短いクロック・パルスを発生す
る。このパルスが１．２又は６個のＯＲゲート３７〜３
９を通りビデオ出力段４４を刻時する。レジスタ２６〜
２８、ＡＮＤゲートろＯ〜ろ６、ランチ６４〜６６の中
での遅れはビデオ・データ路の中の三つのシフト・し７
１２段４１．４２．４３により補償され、問題のペル変
位（即ちペル２と３の間）は段４４がラッチろ４．３６
のどちらかえらばれた一つによりクロックされた時にこ
の段の入力に達する。しかし中間の段４１〜４６は厳密
には必要なものではなく、入力と出力の段４０，４４０
間には他の型の遅延手段を用いても良い。

その結果は、ランチ３４〜ろ６のうちのどれがセットさ
れているかに応じて段４３の出力での変位が段４４の出
力に送られるのが、１ゲート（ろ７）分の遅れだけで早
くクロックされるか、２ゲート（３７、ろ８）分の遅れ
で普通に、或はろゲート（ろ７、ろ８、′５９）分の遅
れで遅い方にクロックされるか決められることである。

ＯＲゲート３７〜３９は各々２ナノ秒の規定の遅れを有
し、そのため当初１０ナノ秒の期間をもつペルは、その
片方又は両側で端が延長されて１２又は１４ナノ秒に延
さｈる。

上記にては、多ピント・ビデオ信号の扱いについて記述
しブｊがこの第２の回路の動作は単ピント・ビデオ（白
黒）にも等しく適用できることは明らかである。

【図面の簡単な説明】 第１図は本願の第１の実施例の回路図、第２図は第１図
の回路における波形図、第６図は本願の第２の実施例の
回路図である。 １０．１１．１２．１６．１４・・・・フリップ・フロ
ップ、１５．１６．１７．１８・・・・ＡＮＤゲート、
　２６、２７、２８、４０、４１、４２、４ろ、４４・
・・・シフト・レジスタ、２５・・・・比較器、ろ０１
３１、ろ２、ろろ・・・・ＡＮＤゲート、ろ７、ろ８、
ろ９・・・・ＯＲゲート。

Claims (1)

【特許請求の範囲】
1. ラスター・スキャン方式で表示面を形成し、上記ラスタ
   ーは集合して表示される像を示す個々の画素の列よりな
   り、各画素は像の一部を示す値の信号によって発生され
   る如きビデオ・ディスプレイ装置において、表示される
   像の質を向上するために、各画素の値と小なくともその
   両側（前後）の二つの画素の値との関係について各画素
   を検査しそれら値の間に予定の関係があるか否かを判定
   するデコード装置と、上記判定した結果に応じて上記各
   画素の信号の変位の期間を選択的に延長するりタイミン
   グ装置とを肩するビデオ・ナイスプレイ装置。