JPS5961954A - 半導体抵抗素子 - Google Patents
半導体抵抗素子Info
- Publication number
- JPS5961954A JPS5961954A JP57170885A JP17088582A JPS5961954A JP S5961954 A JPS5961954 A JP S5961954A JP 57170885 A JP57170885 A JP 57170885A JP 17088582 A JP17088582 A JP 17088582A JP S5961954 A JPS5961954 A JP S5961954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- diffusion
- resistance
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体拡散層による・高抵抗素子に関する。
半導体集権回路装置においては回路の一部として半導体
基体の島領域内にトランジスタのベース拡散層を利用し
た抵抗素子が知られている。この拡散抵抗はベース拡散
濃度が比較的に高く、又半導体の島領域は面積が限られ
ていることにより。
基体の島領域内にトランジスタのベース拡散層を利用し
た抵抗素子が知られている。この拡散抵抗はベース拡散
濃度が比較的に高く、又半導体の島領域は面積が限られ
ていることにより。
このままでは高抵抗が得られないためエミ・ンタ拡散を
利用したピンチ抵抗が考えられでいろ。このピンチ抵抗
は第１図、第２図に示すようにｐ型Ｓ１（シリコン）基
板１上にエピタキシャル成長させたｎ型Ｓｉ７％５をｐ
型拡散アイソレーショ／層３により島領域として他から
隔離したｎ型領域の一つにｎｐｎ）ランジスタのベース
拡散を利用して特定のパターンをもつｐ型拡赦抵抗層４
を形成し。
利用したピンチ抵抗が考えられでいろ。このピンチ抵抗
は第１図、第２図に示すようにｐ型Ｓ１（シリコン）基
板１上にエピタキシャル成長させたｎ型Ｓｉ７％５をｐ
型拡散アイソレーショ／層３により島領域として他から
隔離したｎ型領域の一つにｎｐｎ）ランジスタのベース
拡散を利用して特定のパターンをもつｐ型拡赦抵抗層４
を形成し。
次いでエミッタ拡散を利用してｐ型拡散抵抗層４０表面
の一部を横切るようにｎ＋型型数散層５形成したもので
ある。同図の６は酸化シリコン（ｓｉｏｔ）等からなる
絶縁膜、Ｈ，Ｌは拡散抵抗の両端にオーミックコンタク
トするｉ（アルミニウム）電極であろうこのようにｐ型
拡赦抵抗４はその一部°に形成されたｎ＋型型数散層５
よって抵抗面積が狭くなりｎ十型拡散層直下の部分（ピ
ッチ部）７に高抵抗部貼をもっことになる。このような
拡散抵抗においてはｎ＋型拡赦層５のｐ型拡散層４から
はみ出した部分がエピタキシャルｎ型層２に爪な−でい
るために２ｎ＋型拡散層５とｎ型層２とは四ｍ位にある
。
の一部を横切るようにｎ＋型型数散層５形成したもので
ある。同図の６は酸化シリコン（ｓｉｏｔ）等からなる
絶縁膜、Ｈ，Ｌは拡散抵抗の両端にオーミックコンタク
トするｉ（アルミニウム）電極であろうこのようにｐ型
拡赦抵抗４はその一部°に形成されたｎ＋型型数散層５
よって抵抗面積が狭くなりｎ十型拡散層直下の部分（ピ
ッチ部）７に高抵抗部貼をもっことになる。このような
拡散抵抗においてはｎ＋型拡赦層５のｐ型拡散層４から
はみ出した部分がエピタキシャルｎ型層２に爪な−でい
るために２ｎ＋型拡散層５とｎ型層２とは四ｍ位にある
。
ところで同図において電極［１側を高ｍ位、Ｔ江極り側
を低電位として、抵抗のγ比位差が高くなり。
を低電位として、抵抗のγ比位差が高くなり。
耐電圧（例えば７Ｖ）以上になった場合、低電位側のｐ
型層内の空乏層８でブレークダウン（降伏）を起し、Ｈ
，Ｌ間に電流が無制限ｆ流れろことｂ・ら回路が破壊す
るおそれがあることがわか〜た。
型層内の空乏層８でブレークダウン（降伏）を起し、Ｈ
，Ｌ間に電流が無制限ｆ流れろことｂ・ら回路が破壊す
るおそれがあることがわか〜た。
本発明は上記した欠点を取り除（ためになされたもので
あり、その目的とするところは、ブレークダウ７時の電
流を制御できる改良されたピンチ抵抗を提供することに
ある。
あり、その目的とするところは、ブレークダウ７時の電
流を制御できる改良されたピンチ抵抗を提供することに
ある。
本発明の一実施例として第３図、第４図にＩＣの一部と
して形成された半導体抵抗素子が示される。この半導体
抵抗素子は、工゛Ｙタキシャルｎ型層からなる島領域２
０表面に第１のｐ型ベース拡散抵抗ＦＶＪ４を形成（−
１このｐ型拡散の表面の一部にｎ＋＋エミッタ拡散層５
を設けてその直下のｐ型拡散層７を託抵抗化した半導体
抵抗素子において、高抵抗化されたｐ型拡散層４．７の
低電位側（ＬＩＢｊ）に第２のｐ型拡散抵抗層８を一体
的に連設し、高電位側（Ｈ側）と低電位側にそれぞれオ
ーミック接続する市％ Ｈ、Ｌを設けたものである。
して形成された半導体抵抗素子が示される。この半導体
抵抗素子は、工゛Ｙタキシャルｎ型層からなる島領域２
０表面に第１のｐ型ベース拡散抵抗ＦＶＪ４を形成（−
１このｐ型拡散の表面の一部にｎ＋＋エミッタ拡散層５
を設けてその直下のｐ型拡散層７を託抵抗化した半導体
抵抗素子において、高抵抗化されたｐ型拡散層４．７の
低電位側（ＬＩＢｊ）に第２のｐ型拡散抵抗層８を一体
的に連設し、高電位側（Ｈ側）と低電位側にそれぞれオ
ーミック接続する市％ Ｈ、Ｌを設けたものである。
このような半導体抵抗の構造においては、高抵抗化され
た部分（７）を含む第１のｐ型拡散層４の抵抗値を１モ
７．低電位側に連設された第２のｐ型拡赦層８の抵抗値
をＩモ、として１電極Ｈ−Ｌ間にブレークダウ／ｍ圧（
例えば７ｖ）がθ）かった場合に、抵抗は）も、とＲ２
に分割されているため、＋型層５とｐ型Ｊ’ｆ！ｊ ４
とのｐｎ接合にかかる逆バイアス電圧はブレークダウン
亀圧以Ｆに（例えば３〜４Ｖ）におさえられろことによ
りブレークダウンが生じないったとえブレークダウンし
でもＲ２成分が残るために電流を制御することができる
。
た部分（７）を含む第１のｐ型拡散層４の抵抗値を１モ
７．低電位側に連設された第２のｐ型拡赦層８の抵抗値
をＩモ、として１電極Ｈ−Ｌ間にブレークダウ／ｍ圧（
例えば７ｖ）がθ）かった場合に、抵抗は）も、とＲ２
に分割されているため、＋型層５とｐ型Ｊ’ｆ！ｊ ４
とのｐｎ接合にかかる逆バイアス電圧はブレークダウン
亀圧以Ｆに（例えば３〜４Ｖ）におさえられろことによ
りブレークダウンが生じないったとえブレークダウンし
でもＲ２成分が残るために電流を制御することができる
。
以上、実施例で述べたように本発明によればｎ＋型型数
散層より高抵抗化したｐ型拡散抵抗の低電位側に一つの
抵抗分を付加することでブレークダウン時にも電流の制
御ができ、ピンチ抵抗の範囲を広げることができ２従っ
て限られた半導体チップ面積で高抵抗が得られるという
前記の目的を達成できる。
散層より高抵抗化したｐ型拡散抵抗の低電位側に一つの
抵抗分を付加することでブレークダウン時にも電流の制
御ができ、ピンチ抵抗の範囲を広げることができ２従っ
て限られた半導体チップ面積で高抵抗が得られるという
前記の目的を達成できる。
本発明は前記実施例に限定されない。すなわち抵抗のパ
ターンはこれ以外にも種々の形態を利用する′ことがで
きる。
ターンはこれ以外にも種々の形態を利用する′ことがで
きる。
第１図はこれまでの半導体抵抗素子の一例を示す平面図
。 第２図は第１図におけるＡ−Ｎ切断断面図であるう 第３図は本発明による半導体抵抗素子の一実癲例を示す
平面図。 第４図は第３図におけるＢ −８’切切断面図である。 ｌ・・・ｐｉｌＪＪ、Ｓｉ ｉ板、２・・・エピタキシ
ャルｎ型層。 ３・・・アイソレーションｐ型層、４・・・（第１））
ｐ型拡散抵抗層、５・・・ｎ＋型拡赦層、６・・・絶縁
膜。 ７・・・ビ／テ抵抗部、８・・・第２のｐ型拡散抵抗層
。 代理人 弁理士 薄 １）利 幸 少 第 １ 図 第 ２ 図 第 ４ 図
。 第２図は第１図におけるＡ−Ｎ切断断面図であるう 第３図は本発明による半導体抵抗素子の一実癲例を示す
平面図。 第４図は第３図におけるＢ −８’切切断面図である。 ｌ・・・ｐｉｌＪＪ、Ｓｉ ｉ板、２・・・エピタキシ
ャルｎ型層。 ３・・・アイソレーションｐ型層、４・・・（第１））
ｐ型拡散抵抗層、５・・・ｎ＋型拡赦層、６・・・絶縁
膜。 ７・・・ビ／テ抵抗部、８・・・第２のｐ型拡散抵抗層
。 代理人 弁理士 薄 １）利 幸 少 第 １ 図 第 ２ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体表面に形成した第１の拡散抵抗層の表面
の一部にこの拡散抵抗層と導電型の異なる高濃度拡散層
を設けてなる半導体抵抗素子において、この第１の拡散
抵抗層の低電位側にこの第１の拡散抵抗層と同じ導電型
の第２の拡散抵抗層を連設したことを特徴とする半導体
抵抗素子。 ２− 第１の拡散抵抗層と第２の拡散抵抗層は一体の拡
散層として形成されている特［ｙｌ請求の範囲第１項に
記載の半導体抵抗素子。 ３、第１及び第２の拡散抵抗層は同じ半導体基体表面に
形成されたトランジスタのベース拡散層な利用し、導電
型の異なる高濃度拡散層は同じ（エミッタ拡散層を利用
したものである特許請求の範囲第１項又は第２項に記載
の半導体抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170885A JPS5961954A (ja) | 1982-10-01 | 1982-10-01 | 半導体抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57170885A JPS5961954A (ja) | 1982-10-01 | 1982-10-01 | 半導体抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961954A true JPS5961954A (ja) | 1984-04-09 |
Family
ID=15913114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170885A Pending JPS5961954A (ja) | 1982-10-01 | 1982-10-01 | 半導体抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163359A (ja) * | 1986-01-14 | 1987-07-20 | Sanyo Electric Co Ltd | 半導体抵抗装置 |
| JP2008021962A (ja) * | 2006-06-12 | 2008-01-31 | Ricoh Co Ltd | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
-
1982
- 1982-10-01 JP JP57170885A patent/JPS5961954A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163359A (ja) * | 1986-01-14 | 1987-07-20 | Sanyo Electric Co Ltd | 半導体抵抗装置 |
| JP2008021962A (ja) * | 2006-06-12 | 2008-01-31 | Ricoh Co Ltd | 抵抗素子調整方法、抵抗素子調整方法によって抵抗値及び温度依存特性が調整された抵抗素子、その抵抗素子を用いた電流発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| JPH0324791B2 (ja) | ||
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| US4500900A (en) | Emitter ballast resistor configuration | |
| JPH03155137A (ja) | 半導体デバイス及びその製造方法 | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| US4361846A (en) | Lateral type semiconductor devices with enlarged, large radii collector contact regions for high reverse voltage | |
| US5027165A (en) | Buried zener diode | |
| US5581095A (en) | Bidirectional shockley diode having overlapping emitter regions | |
| JPS5961954A (ja) | 半導体抵抗素子 | |
| JPH0195568A (ja) | 半導体装置 | |
| JP2550700B2 (ja) | スイツチング素子 | |
| JPH0131706B2 (ja) | ||
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| JPS6194378A (ja) | 半導体装置 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPH0432754Y2 (ja) | ||
| JPS59155178A (ja) | シヨツトキバリアダイオ−ドを有する半導体装置 | |
| JPS59214250A (ja) | 半導体装置 | |
| JPS6223466B2 (ja) | ||
| JPS6083361A (ja) | 半導体装置 | |
| JPS60157265A (ja) | 定電圧ダイオ−ド |