JPS5962892A - グラフイツク・デイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、Ｔ二とえば線図形、または面図形を表示す
るラスタ・スキャン形グラフィック・ディスプレイ装置
に関するものである。

〈従来技術・ 一般ｆこの踵ラスタ・スキャン形グラフィック・ディス
プレイ装置ｆは、図形を表示するディスプレイ・モニタ
装置と、このモニタ装置の各画素点の輝度、または色を
記憶するバッファ・メモリとｅ　（ｌｆｔえており、こ
のバッファ・メモリに表示すべぎ図形を画素点に分解し
て店き込むことにより、図形の表示が実現されるように
なされている。そし、て、上記モニタ装置の画面上の各
画素点には、２次元の座標値（ｘｌ、（ｙｌが与えられ
ておシ、画素小に対応する上記バッファメモリの記憶要
素のアドレスも、座標値、またはこの座標値と同等の情
報で−らえられＣいる。し、たがって、上記モニタ装置
π点ｆＫ：表示するためには、点の座標値をアドレスと
し、点の輝度、または色をデータとして、バッファ・メ
モリに書き込めばよい。また、線図形を表示する場合に
は、Ｉｖｉ！５１分の始点と、終点の座標値、またはこ
の座標値と同等の情報から、線分を構成する画素点の座
標値を生成１２、各画素点ごとに生成した座標値ヲアド
レスとし°Ｃ、バッファメモリｖｒＪき込めばよ（、さ
らに、この線分から画素点の変換を高速Ｕ？′行なうた
めに多くのグラフィック・ディスプレイ装置ｉ”ｉ　Ｖ
ｒおいては、線分口Ｉ月素点変換回路を（ｊｌｊ〕えて
いる。

ｆ＋’ｓ　１図は、るｆ来のこのＩグラフィック・ディ
スプレイ４’＝置を示すブロック図で（１）はモニタで
あり、表示−ｒる画素点のデータは、１４号線（５ａ）
、（５ｂ）おＡ−び（５ｃ）’（ｉｘ゛介し′〔、バッ
ファ・メモリ（２ａ）（２ｂ）お、ｒ、び（２ｃ）から
送られる。そしてこれら各バラ−ノア・メモリ（２ａ）
（２ｂ）（２ｃ）ｆｊ、、画素点４ｔＪ、にろビットの
データ゛ゲ程持Ｌ、８色の色彩素示が可能であり、しか
も１画素のデータ′ｆｉ：１ビットずつ、　ｒＥＪ−−
ｒ　トレスに保持するようｆなされている。さらπ、こ
の各バッファ・メモリ（２ａ）（２ｂ）（２ｃ）Ｉｆ　
＆？、１つの出力端子（Ｄｏ）、！：、３　ツノ入力端
子（１）Ｉ　）（Ａ）（ｗＩＤ）がそれぞれ設けられ℃
おり、上記出方端子（Ｄｏ　）は、モニタへのデータの
出方端子であり、また上記入力端子（ＤＩ）はバッファ
・メモリへの１き込みデータの入力端子であり、信号線
（６ａ）、（６ｂ）および（６ｃ）を介して、色彩情報
を保持するレジスタ（３）から書き込みデータが供給さ
れるようになされている。

さらに、上記入力端子（５）は書き込みアドレスの端子
であり、信号線（７）を介して、線分画素点変換回路（
４）からアドレ♂、すなわち、画素点の座標値が供給さ
れるようになされている。さらにまた、上記入力端子（
ＷＥ）は、書き込みを行なうが否かを制能１する端子で
あり、論理値が「月のときデータがバッファ・メモリカ
キ込まれるようπなされておシ、上記線分画素点変換回
路（４）が１つの画素点を生成する毎に、１８号線（８
）を介して、論理値［月が転送され、岩き込みが行なわ
れるようになされてイル。ナオ、１ｔＧＩＪｔ−簡素化
するために、モニタ（すからバッファ・メモリを読み出
すために必要な端ヨは省略Ｉ−でいる。なお、上１１コ
レジスタ（３）は外相；ＩＪ・ら供給される信号線（１
０）が論理値１月のとき、イ１「号靜（９ａ）、（９ｂ
）および（９ｃ）を介して外部から供給される色彩デー
タをセットするようＫなされている。さらｆ、上記線分
画素点変換回路（４）は、外部から供給される信号線（
１４）が論理値「０」から論ｐｌ値［１」Ｋ変化した時
点で、信号線＜　１４　）ｆ論理値［月にしで、外部π
線分画素点変換回路（４）が動作中′ひあることを示し
、動作を行なうもので、この０７１１作は、外部から供
給される信号線（１２）の論理値Ｋ　、ｌ：　＜）　Ｃ
異る。すなわち信号線（１２）が論’ｔ！−１！　ｆ１
１′１ｆ−月のとき、上記変換回路（４）は直前に表示
しＴこベクトルの終点（以下、これを現在位置と呼ぶ）
を始点とし、信号線（１１）ｆ：介し７て外部から供給
される座１′１′口ｌｌ′！を終点とする線分を、画素
点に変換ｌ−でバッファ・メモリＶｒ書き込み、倉での
画素点ｆｉ＋＋き込んだ後に、現在位置に線分の終点を
セットし、信すＡ、＋３！（１４）を論理値［川にして
、外部に動作が終了し、１こことを（ぺえるよう匠なさ
れている。ま１こ、上ｎ「１信Ｆ＋ｆｅｄ　（１２）が
論理値「用ノドきは、現在位５”ｆ、　ＶＣ信号線（１
１）を介して供給される座標値をセソ）　Ｌ、信号線（
１４）を論理イｉｅｊ　ｒ用ｆするようπなされている
。

次に、第２図（１））は上述【、た従来のグラフィック
ディスプレイ装ｕｌを用いて、第２図（ａｌπ示ず線分
′（ｉＴ表示する場合のグラフィック・ディスプレイ抜
弁を制量する装置の処理の流れの一例を示すもので、第
２図（ａ）　Ｋ示す線分を、線Ｆｊ　（Ｐｓ）（Ｐ＋　
）　、（１”ｔ）（Ｐ２）、（Ｊ’ｔＨ１’ｓ）、（Ｐ
３）（１″４）、（Ｐ４）（１″ｓＬ　（Ｉ”５）（１
−”ｅ）　＋　（Ｉ’ｓ）（１’？）＋（Ｊ）、）（Ｊ
）、）ｔおよび（］’、）（ＰＦ、）ｒそれぞれ分割［
１、コレらの線分を１つＪ≧きπ描画−ｊる手法を用い
ている。

また、従来のグラフインク・ディスプレイ装置を用いて
、第３１’；ＩＪ　（ａ）　ＶＣ’示す多角形の内部を
、第６（２）（ｂｌ　Ｋ示す模様で塗りつぶす場合、方
程式で与えられる直線と多角形の交点を（Ｐ、＆ｓ）お
よび（１’　ｋ　Ｓ）　トすると、（Ｊ’＆ｓ、＋と０
−ｋ　Ｅ）の間は、第６図（（ツπ示すような図形とな
る。このような図形を、多角形との交点を持つ（ｆｊ）
の最小値から最大価まで、すｆ、ｒわら、ｌ−１ｃ　＝
　ｙ＋−ｊからｒ’に＝ｙｕＪｗ至るまで求め、それら
を上述［、た手法πよって短かい線分に分割して描１ｉ
１ｊ−４ることに、Ｊ：す、塗りつぶしが実現できるも
ので、このよ５１．ｒ、手法で塗りつぶしを行なう場合
の、従来のグラフィック・ディスプレイ装置ケ制（＃ｒ
−る装ｆδの処理の流れの一例を第４図に示す。

１なわち、第６図（０および第４図によって明らかなよ
うに、従来のグラフィック・ディスプレイ装置を用いて
、線分を・第２図（ａ）　Ｋ示ずような一点鎖線など、
多様な形状で表示する場合や、多角形または閉曲線の内
部を第６図（ｂ）　［示すような多様な模様で塗りつぶ
す場合、短かい線分子分割して処理する必要があるため
、端点の泪ｒ１１、終了判定、および回期ｆ、ｃとに多
くの処理時間を必要とする欠この発明は、かかる点Ｗｒ
着目なされたもので、周」（：１四を１′、ｒつ１こ課
の形状の１周期分を画素点ｆ展１ｉ；ｌ　Ｌ、、　７こ
形じ、レジスタにあらかじめ保持１７ておき、ｉ！ｌ’
；！分を画集点に変換する毎ｌで上記レジスタからｌ１
１１．’ｊ次読み出した値でバッファ・メモリの四°き
込みを制ｒ１１することにより、五゛９分の分割を行な
うことなく、多様な形状の線分を高速π表示することが
でき、１−かも、多角形や閉曲線の内部を周期斗全持っ
た模様で塗りつぶす場合に、上記レジスタを用いて多様
な模様で高速Ｖｃ塗りつぶすこともできるグラフィック
ディスプレイ装作、を提供しようとずすなわち、第５図
はこの発明のりん本構成を示すものであるが、上述した
従来のもの（ｇｑ　１図）と同一符号は同一１゛１ｑ成
部材πっきその説明を省略する。

（１５）は図形塗りつぶ［７回路であり、これの内部に
は線形状発生回路が内蔵されている。そして、各信号線
（１６＞、（１７）および（１８）は、外部から供給さ
れる信号線でありこのうち、信号線（１６）は図形塗す
つぶし回路（１５）内部のレジスタやメモリにセットす
るデータであり、また、他の信号線（１７）はデータ百
セット１−るし・ジスタや、メモリを選択する６ビツト
の信号線でホ）す、さらπ信号に、’ｉｌ　（１８）が
ｉ：１２ｙｌ値１月のとき、ｆ−タが信号線（１６）で
選択しＴこレジスタや、メモリπセットされるようＫ　
１．’ｃされている。さ１″−Ｊ、０１５図中の信号線
（８ａ）１：Ｌ上記ｙ′ｉ＋　ｙ画素点変換回路（４）
が１画素のアドレスを生成するご２Ｋ、論理値１−ＩＪ
となる信号線で））す、信号ｆ９（８１））ｌβ論理値
１１．Ｊのとき、各バッファ・メモリ（２ａ）（２ｂ）
すｄよび（２Ｃ）の変換回路（４）が生成し１．たアド
レスｆ、１／ジスタ（５）の内容が書き込まれるように
なされている。さらπまた、第５図中の信号線（１１ａ
Ｎ’、を信号線（１１）σ）［Ｘ］座標成分である。

次ド、第６図１は、上記図形塗りつぶし回路（１５）の
内部の構成を示すもので、上述した第５図と同−信号は
同−Ｆ１ｇ成部利πつきその説明を省略する。

（１９）はｍピットのカウンタであり、端子（ＣＬＪＯ
が論理値「０」から論理値［月に変化【、たとき、端子
（ＳＩＣＴ）および端子（ＣＬＩＩ　）の論理値π従っ
て、端子（（占の値が第８１シ１（ａ）π示す値ｆｆ化
するようになさね、でいる。

次ｉ、、Ｅｇ８図（ａ）　Ｖｃおいて、記号１１２」は
カウンタ（１９）の端子（■））の値である。また、第
６図に戻って、（２０）は上記カウンタ（１９）の周ｍ
Ｊ　を保持するレジスタであり、端子（ＣＬＫ　）が論
理値「川から論理値１月に変化し１ことき、端子（［］
ニ格納され、端子（Ｑから出力されるようになされてい
る。

（２１）は信号線（２５）と信号線（２６）の値が一致
したとき、信号線Ｃ２７）Ｋ論理値［月を出力する一致
検出回路である。なお、上記信号線（２７）は、上記カ
ウンタ（１９）の端子（（、’ＬＩ？）　ｙｒ接続さＪ
ｌているので、このカウンタ（１９）の内容と、レジス
タ（２０）の内容が一致り、　１こ場合、次にカウンタ
（１９）の端子（ＣＬＲ）が論理値「Ｏ」から論理値１
月に変化ｌ−たとき、カウンタ（１９）の内容は１−（
Ｌｌとなるようになされている。（２２）は、模様を記
憶しておく２１１ビツト×２ｎ１ワードのメモリであり
、アドレスは端子（５）から与えられている。このメモ
リ（２２）の端子（１・〜“Ｅ）が論理値ｒＤＪのとき
、端子（ＤＯ）ｆｆ端子（５）で与えられるアドレスの
・内容が出力され、端子（ＷＥｉ）ｌ＋″−篩１理値「
１」のとき、端子（１）ｉ）の値が端子（八で与えられ
るアドレスに店き込まれるよ５πなされている。

【７かして上記メモＩ＋　（２２）の端子（５）は、信
号線（２５）を介（２てカウンタ（１９）のり子（すに
接ｆ−゛＋：されているので、Ｊ：　ｊｊｌ’２メモリ
（２２）の−ｒドレスはカウンタ（１９）の内容で力）
ることはいうまでもない。（２３）ｆｊ。

線図１４発生回路で、第７図は、この回路（２３）の内
部の構成を示すように、　’（３０）はセレクタであり
、ψ１１４子（８局−輪〕］１！値［川または論理値１
−月のとき、ＱｉｉＡ子（ＡＪまたは端子（１３）の値
が、それぞれ端子（’、ａ　Ｋ出力されるよう）７７ｉ
六れている。（３１）は線の形状を記１、トするレジス
タであり、端子（ｌ　Ｍ、　（ＣＬＫ　）および（（、
−のλ′１吐は、上記レジスタ（２０）と同４ｒｌｓで
ある。さらに、このレジスタ（３１）（７）端子（１）
ｊ＆よ信号線（３９）を介して、上記セレクタ（３０）
の端子（Ｃ，！ｌ　Ｋ接ト、にされており、ま１こ、こ
のセレクタ（３［、］）の端子（Ａ）は（１号線（２Ｂ
）を介して第６しＩのメモリ（２２）の端子Ｇ）０）ｆ
’、さらに、セレクタ（３０）の端子（１１は信号線（
１６）Ｖｒそれぞれ接続されているので、上ａ己しジス
タ（６１）には、メモリ（２２）、または信号＋％＋　
（１６）の値をセットすることができることはいうまで
もない。（３２）は剰余を求める剰余回路で）、す、信
号線（１１ａ）の値の、信号線（４４）の値に１をカ１
すだものを法とする剰余を信号線（４２）Ｋ出力するよ
うπｌ、Ｃされ、て信号線（４４）の値を１２に〜月に
限定すれば、Ｎ’ｆｌ余回路（３２）は信号線（１１ａ
）の下位１１．ビットを出力する回路で構成できるもの
である。（６６）はセレクタでよ）す、端子（Ａ）ａ）
。

（Ｓ）および（Ｑｌの意味は、上記セレクタ（３［］）
と同様である。

次Ｋ、（３４）はカウンタ、（６５）はこのカウンタの
周期を記録するレジスタ、（３６）は信号線の一致を検
出する検出回路であり、これらの機能、端子の意味、お
よび相互の１′−１１１４係は、上述した第６図πおけ
るカウンタ（１９）、レジスタ（２ｏ）一致４．．ｉ、
出回取２１）と同様である。しかして、上記カウンタ（
６４）の端子（１１は信号線（４２）を介して上記セレ
クタ（６３）の端子（（、）　Ｉｃ　、また、セレクタ
（３３）のｙ・；１シ子（Ｎは信号五班４１）を介して
剰余回路（３２）Ｉｃ、さらに、セレクタ（３３）の端
子（１力は信号線（１６）ｃ、さらｆまた、レジスタ（
６５）の端子（Ｑ）は信号線（４４）を介して剰余回路
（３２）にそれぞれ接続されている。したがって、カウ
ンタ（３４）πは、信号糺Ｈ（１１ａ）の値の、レジス
タ（３５）の内容Ｖｒ１を加えたものを法とする剰余、
または信＋二！糾（１６）の値全セットすることができ
るものである。

仄Ｕ、（３７）は７１１ビツトの信号線から１ビツトを
ＪＪｇ択−ｊる顆４１（回路′テ：あり、端子（ＸＩ　
Ｋ接続され１こ信口ｌ；ｊ（４６）の中から、φ１１．
！子（Ｓｌに１．−ｉえられる選択信号（’＋　３）ｌ
／”より、合］′、ｊＡ子０）シで１溌択ｌ−た信号線
を出力する、Ｊ、うり？ｌｆざ打て−いる。しがし゛Ｃ
１仁号紳（４［］）はレジスタ（３１）０　）　ｉ：ｉ
！、ｉ了−（り匠、また、信号線（ＩＩ　３　））オ、
上、翫１カウンタ（３／Ｉ）σ’　”ＩＩシ了（（、υ
ｒそれぞれむＩ）１；さね７ているのＣ：、１，１−号
Ｘ’ｉＪ　（４＋６）ｘ　ｔｘ、（Ｍ　’Ｆｔ線（４Ｕ
　）（７＞　内部（７）　中力ら、カウンタ（６４）で
選択さね、たピットｈ″＝出力されることはいうまでも
ない。次π、（６８）はアンド・ゲートであり、入力は
信号、１ａｉｔ（４６）を介して選択回路（３７）の端
’：ｌ’−ｆ″ｋ）、および信号線（８ａ）を介して第
５図に示す線分両毛点変換回路（４）ｆぞれそれ接続さ
れ、出力は（８号線（８ｂ）を介して、第５図に示す線
分画一（Ｚ点変換回路（４）にそれぞれ接続され、出力
は信号Ａ′↓１．！　（８ｂ　爲−介して、第５図に示
すバッファ・メモリ（２ａ）（２ｂ）および（２ｃ）の
ｆ、：ｔＡ子（ＸＶＥ）［ｉ、ｕ続されている。したが
って、筆５１ｉｌＫ示す変換回路（４）が１画素の了ド
ｌ／スを生成するブびπ、その時点のカウンタ（３４）
ノ内容で選択されたレジスタ（３１）のビットが論理値
ｊ−月でｔ・れば、ＦＪｒ　５図に示すバッファ。

メモリ（２ａ）（２ｂ）（２ｃ）ｒｖ書゛ぎ込みが行な
われるようＫ　１．ｃされている。

次π、第６図にオ６いて、（２４）は、図形塗りっぷ１
、回路（１５）内のレジスタや２〈モリの動作を割前レ
ノ−る制６１（１回路で信号線（１８）が論ｙＹ８値［
月のどき、信号線（１７）の値に従って、第８　ｔＡ　
（＋１）　Ｋ示す動作を行なうよりＨ−、信号ｉｔ腺（
２９）Ｋ値を出力する。

なお、８８８しｌ　（ｂ）　Ｋ　ｔ＋；　イテ、ｉｉａ
号［−＋Ｉ　ｔ’、ｔ、Ｉ：＋Ｊ　ｃｂ左辺の値を１日
の右辺のレジスタやメモリにセントすることを示す。ま
た、上記制町回路（２４）は、信号線（８）が論理値印
」のときは、信号線（８ａ）が論Ｊ！］！値印」から論
理値１月に変化するごとげ、第７図に示すカウンタ（３
４）′ｆｃ１だし１増すように、信号線（２９）Ｋイ直
を出力するよ５になされており、従って、信号ｇ（１８
）が論理値「川のときは、第５図に示°−Ｊ盲；Ｊ！分
１１１１目４点恰換回１’３　（４１が１画ぷも点のア
ドレスを生成−１″るごとＷ、りα６図に示すレジスタ
（６１）のビットがＪｌｌ’を次選択され、選択され１
こ１１＾＆ｒ　Ｊ：って第５１７１　Ｖｒ示すバッフ丁
・メモリ（２ＪＬ）（２ｂ）：ｔ、；よび（２ｃ）ノー
ｄ［ぎ込みが制帽）されるわけである。

工喘訓功排糾戸＝二 第２閃１　（ａ）　ｉグ示−を−線分を、この発明〃か
がるグラフィック・ディスプレイ装置を用いて品忌示す
る、場合、そ６〕処：ｌｊｌ　１工次のよ５にて行／Ｃ
われる。

−ｉ−ｊ、’ｃわ１．、’；ｎ　２　［’；４　（ａｌ
　Ｗ示、Ｊ、、　２ｆ１．ｉ分Ｉｎ、第’　９　Ｌｒ　
（ｎｌ　Ｋ示寸砂分を繰り；Ｙｉ、　Ｌ−、表示１．１
こものど見なずことがテキル。ココテ、Ｓ’、！、９　
回（ａｌ　Ｋ＋ｔ；いで、）６４点（１’ｔ　）および
（）’２）、ψ１１．１点（１’２）オ・）。［び（）
’ｌ、）、ｓ１°闇点ＣＰ、）および（Ｐ４）、ｋＡ点
（７％　）、Ｉ・τよび（Ｐ６）の間隔乏・、それぞれ
８画素、　３　！ｌ”ｌ！　’−ｋ　＋　３　！’！！
Ｉ　；（ミ、３画ふとする。この場合、＆”ｒ’、　り
　；ＩζＬ７の周期は１４１団素どなる。そこで、２１
５７図に示すレジスタ（３１）上位１４ビツトＫ、値１
−＋１ｉｉｉ１１１０［］０１１１０００Ｊを、また、
カウンタ（６４）しで値「０」を、そして、レジスタ（
３５）ｉｙ値ｒ１３Ｊｋそれぞれセットしたあと、１旧
’Ａ　（１１）ＩＣ終点（Ｐｇ）の座標値全出力し、信
号線（１３）に論理値「利金出力する。その結果、第７
図に示すレジ、スタ（３１）から選択されたビットが論
理値「月のときに、バッファメモリ書き込みが行なわれ
るため所定の線分を表示することができるわけである。

また、第３図（ａ）　Ｋ示す多角形を、第３図（ｂ）の
４莫様で塗りつぶす場合、処理は次のように行なわれる
。

すなわち、第６図（ｂｊに示す４莫イζＱは、第９図（
ｂｌに示す模様を縁り返し表示し１こものと見なすこと
ができる。さらに、第９図（ｂ）　ｆｆ−示ず模様を水
平方向の線分子分割すると、第９図（ｃ）　Ｋ示す８つ
の線分（４７ａ）〜（４７ｈ）となるものである。また
、線分（４７ａ）〜（４７ｈ）の長さをそれぞれ、１画
素、３画素。

５画素、７画素、９画素、７画素、５画素および６画素
とすると、この場合、水平方向の繰り返し周期は９画素
、垂直力向の繰り返ｌ−周朋１は８画素となる。そこで
、第６図に示すメモリ（２２）のアドレス印」からアド
レスμ」の上位９ビツトに、第１０図π示す値をセット
し、さらに、第６１菌に示すカウンタ（１９）ｇ、値［
０１を、そ【７てレジスタ（２０）Ｖｒ値［」を、さら
Ｖｒ第第７匠π示レジスタ（３５）ｆｆ値１′８」をそ
れぞれセラ）Ｌ、１こあと、第１１図に示すように、方
程式 で々、えら１１．るｉｆ３．　線と、多角形との交点（
Ｒｋｓ）および（Ｐ＆Ｅ）を、ｋの最小値から最大値ま
で１．即ち、１に一＝ｙＬ」から１に−ｙ１１」に至る
まで順次唱°豹し、第６図に示すカウンタ（１９）−ｉ
　１ずつ増しながら、線分以」二連・べた、！：５π、
この発明のグラフィック・ディスプレイ装置に、Ｊ：れ
ば、線を多様な形状で表示する場合、寿、るいは多角形
や閉曲線の内部を多様ｉ、ｒ（７を様で塗りつぷ・１場
合、線分の分割ｆ伴なうｊ’ｉ！＋ｉ点（７）　ｊｉｌ
　［７９’＞）処ｌｊｌ　ｉ省略ｆ　ルコトＫ　、ｆ、
す、高速表示不−ｎＪ’　ｌｉ、’、　Ｖｒする優れ１
こ効果を有するものである。

な↑６、上述し１こ一実施ｆｆＪ　Ｋおい℃は、特定の
装置ｉ’ｉ　ｌｉ７１＋’Ｚ　＜Ｆｌｌ　Ｖｒ”、）　
イて説明１．だが、この発明はこれらの（１（・ｌ、！
　（戊ｆ’ｌＪ　Ｋ　ｌｉＮ定されるものでレエないこ
とはいうまでもない。

【図面の簡単な説明】

第１図は従来のグラフィック・ディスプレイ装置を示す
ブロック図、第２図（ａ）は表示する線分図、第２図（
ｂｌは第２図（ａｌの線分を示す場合の従来による処理
のフローチャート、第６図（ａｌは表示する多角形図、
第３じ旧ｂ）は塗りつぶす模様図、第６図（ｃ＋は塗り
つぶしを行なう処理πオ６いて表示すベキ線分図、第４
図は、塗シつぶしを行なう場合の従来の装置ｆよる処理
のフローチャート、第５図はこの発明の基本構成を示す
ブロック図、第６図は図形塗りつぷ１１回路のブロック
（ン１、第７図は線図形発生回路のブロック図、第８［
シ１（ａ）は図形塗りつぶし回路および線図形発生回路
内のカウンタの動作条件を示−ｒ　ｌｌｉｔｊ作表、第
８図（ｂｌは図形塗りつぶし回路内のレジスタおよびメ
モリの動作条件を示す動作表、第９図（ａｌは第２図（
ａｌ　Ｋ示す線分図、第９図（ｂｌは１周期の模様図、
第９図（ｃ）は第９図（ｂｌ　Ｋ示す模様を線分に分割
した線分図、第１０図は第９図（ｂｌに示す模様を記憶
するメモリの内容図、第１１ｉ図）よ、イー７、　Ｉ）
　＝）、倶し÷−・行１．ｃ　５　当合ｆこの発明Ｋか
かる装置イｒ　ＪＴＩい１こフローブーヤードである。 ［２１面中、（りはモニタ、（２ａ）〜（２ｃ）ｔ−ｊ
バッファ・メモリ、（４）は線分画素点変換回路、（３
）は色彩情報を記憶するレジスタ、（１５）は図形塗９
つぶし回路、（１９）、（３４）はカウンタ、（２０）
、（３５）　＆１．カウンタ周期−ｒ記１．５１′るレ
ジスタ、（２１）、（３６）は一致検出回路、（２２紅
ね様を８１２憶しておくメモリ、（２６）は線図形発生
回路、（２４）は制ｆｉｎ１回路、（３Ｌｌ）、（３３
）、（３７）はヒレフタ、（３２）は剰余回路、（３８
）＆エアンド・ゲートである。１．Ｃお、図中同一符号
は同一ま１こは相当部外を・示す。 代狸人　　葛　！［！Ｊ　　信　−・ 第２図 （０） （ｂ） 第３図 （０） （ＸＬ、ｙＬ） （ｂ） （Ｃ） 箪　４　倣１ 第８図 （０） ） ３４） 第　９　図 （０） （ｂ） 一／−４７（ａ） ４７（ｂ）、、、− ”−４７（ｃ） ４７（ｄ）パノ□ 〜４７Ｔｅ） ４７（ｆ）Ａ− へ４７４ｇ） ４７（ｈ）Ｎ−一二 第１０図 第１１図 Ｌ　わ′こ　浦　正　書　（自発） ’１．ｉ’　ｒ？’ｌ庁長′１１１殿 １、　　’ＩＣＩ’ｌの表示　　　　持１．９１ｉ１１
ｔ４　５７−１７４１２１号２、　　驚）１月（）”（
ｌ　Ｔ’＋　、グラフィック會ディスプレイ装置 ３１山市＾−４る古 ・ＩＧｒ’ｌとの１！、！Ｈ系　　　ｆ４１’ｉｔ’１
−７１’１１４ｊＩ人１１−　所　　　　　東卓都［・
代１１１区Ａの内−１１１２ｆｆＦ、３＞−ｊ名　称（
６（用　　：菱電磯抹式会ト１゜代ノン、Ｉｔ片＋ｌ＋
　ｆ：桟部 ４　　代　　ｊ甲　　人 １１：　　所　　　　　東ｌ；儲■・代１１１区九の内
’、ｌ１１２音３号５　補正の対象 四層（１甲（の［発明の１１′却１１　Ｈ１＾明−１の
ＩＶ４及び図面。 ６、補正の内容 １）甲１　＆ｊｌｌ書第５頁第７行の１（１４）」をｒ
　（ＩＶ　Ｊと補正する。 ２）明ｆｌｌ　１４第６百ｚ　ｉ　ｏ　？Ｊのｒ　ＣＰ
＆ｓ）とずＺ〕と」を（’　（ｔｅａ）　、ｌ−すると
」と補正する。 ６）　明細字（第１２百第５行の「■も」をｒ　ｋ　Ｊ
と類１正する。 ４）図面の第７トく１を別紙袖ｊ［−図面の生学６〕ノ
一つり補正する。 ５〕　図面の第２図１．第４（支１．第８図及び第１１
図を別紙補正図面のとうり補正する。 以上 第２図 （０） 第４図 第８図 （０） （ｂ） ト　１．シ′ｌ：　　浦　正　書（自発）＃：ｉ、ｉ’
ｌ’　Ｉｉ長’ｌ’；’　１１１！ン１　　　・Ｂ　ｌ
’ｌ　　の表、Ｊζ　　　　　　　　　’１１１：＋自
１ｔ、’ｉ　　５７−　１　７４　１　２　１号２　ブ
こ１１月の８初、 グラ７ィック−ディスプレイ装僅 ３、　１＋Ｉ！［を４る古 ・１代理人 ５、　補正の対象 図面。 ６、　補正の内容 １）図面の第７図及びハ１１図を別紙補正図面のとうシ
補正する。 以　　土

Claims (1)

1. 【特許請求の範囲】 求１）周ＪＩＩＪ　ａをイ〕する多様の縮図形、またけ
   面図形を表示するために、線の形状を一周期分だけ記憶
   するレジスタ、およびこのレジスタを１ビツトづつ１１
   １ｉ’ｉ次選択する機能を有する線図形発生回路、なら
   ひＫ、この線図形発生回路によって生成され１こ所定の
   介角形ま１こは閉曲産・家の内部を多様の模様ｆ塗りつ
   、ｐ；　−ｉ”　ｔｂ能を・ｒｌする図形塗りっふし回
   路を備えｆここと’ｔ　ｉｆｆ　徴と−Ｊろグラフィッ
   ク・ディスプレイ技Ｇ、？。 ＋２１　ｉ＋泉図形発生回路を、複数のセレクタと、カ
   ウンタと、レジスタと、一致検出回路と、剰余回路とア
   ンド・ゲートによって構成し１こことを特徴とするノ１
   〒訂請求の範囲第１項記載のグラフィック・ディスプレ
   イ装置。 （３）図形塗りつぶし回路を、カウンタと、レジスタと
   、一致検出回路と、メモリと、判例回路と、線図形発生
   回路とＫよって＠　成したことを１１￥徴とするｉｒ、
   ’ｊ　Ｆｒ請求の範囲第１′項記ｆｆ１２のグラフィッ
   ク・ディスプレイ装置。