JPS5963720A - 半導体単結晶の成長方法 - Google Patents

半導体単結晶の成長方法

Info

Publication number
JPS5963720A
JPS5963720A JP57173288A JP17328882A JPS5963720A JP S5963720 A JPS5963720 A JP S5963720A JP 57173288 A JP57173288 A JP 57173288A JP 17328882 A JP17328882 A JP 17328882A JP S5963720 A JPS5963720 A JP S5963720A
Authority
JP
Japan
Prior art keywords
grating
single crystal
substrate
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57173288A
Other languages
English (en)
Inventor
Yoshiaki Sano
佐野　芳明
Toshio Nonaka
野中　敏夫
Nagayasu Yamagishi
山岸　長保
Toshimasa Ishida
俊正 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57173288A priority Critical patent/JPS5963720A/ja
Publication of JPS5963720A publication Critical patent/JPS5963720A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体単結晶の成長方法に関するもので、具
体的には、半導体または絶縁体などの基板上に良好な半
導体単結晶層を形成するグラホエピタキシャル法に関す
るものである。
従来のグラホエピタキシャル法を第１図を参照して説明
する。第１図において、１１はシリコン単結晶基板であ
シ、まずこの基板１１を熱酸化して表面にシリコン酸化
膜１２を形成する。次に、そのシリコン酸化膜１２上に
図示しないがホトリンによってレジストパターンを形成
した後、そのレジストパターンをマスクとしてシリコン
酸化膜１２のプラズマエツチングを行うことにより、そ
のシリコン酸化膜１２の表面部に第１図（５）に示すよ
うにグレーティング（微細パターン）１３を形成する。
しかる後、マスクとして用いたレジストパターンを除去
する。第１図（８）はそのレジストパターンを除去した
後の装態を示している。次に、シリコン酸化膜１２上に
ＣＶＤ法によって第１図（Ｂ）に示すようにポリシリコ
ン層１４を形成する。しかる後、そのポリシリコン層１
４に対してレーザあるいはヒータによシ加熱処理を施す
。この加熱処理によシポリシリコン層１４は単結晶、化
し、第１図（Ｃ）に示すように単結晶シリコン層１５が
得られる。
このようなグラホエピタキシャル法において、良好な単
結晶を得るためにはグし・−ティング形状が重要な要素
であシ、特にグレーティング溝において底面と側面の曲
率半径（第１図囚においてＲで示す）が５０Ｘ以下であ
ることが必要とされている。
しかるに、上記従来のグラホエピタキシャル法では、エ
ツチング加工によりグレーティング１３を形成している
ため、グレーティング溝の底面と側面とにおける曲率半
径を５０Å以下にすることが非常に困難であシ、良好な
半導体単結晶層（単結晶シリコン層１５）が得られない
欠点があった。
この発明は上記の点に鑑みなされたもので、理想的な一
溝を有するグレーティング加工を行うことができ、基板
上に良好な半導体単結晶層を形成す、ることかできる半
導体単結晶の成長方法を提供することを目的とする。
以下この発明の実施例を第２図を参照して説明する。
第２図（５）において２１はシリコン単結晶基板であり
、まずこの基板２１の表面に熱酸化によってシリコン酸
化膜２２を形成した後、そのシリコン酸化膜２２上にホ
トリソによってレジスト２３を、グレーティングと逆パ
ターンに形成する。
次に、レジスト２３を有するシリコン酸化膜２２上の全
面に、イオンビームスパッタリングによって第２図（Ｂ
）に示すように酸化シリコン２４を所定厚さに形成する
。
しかる後、レジスト２３を除去して、同時にその上の酸
化シリコン２４を除去（リフトオフ）する。これにより
、シリコン酸化膜２２上には、そのシリコン版化膜２２
上に直接形成された酸化シリコン２４のみが第２図（Ｑ
に示すように残る。この残存ば化シリコン２４によりグ
レーティング２５が形成される。
続いて、そのグレーティング２５を有するシリコン酸化
）艇２２上の全面に、ＣＶＤ法によって第２図０に示す
ようにポリシリコン層（半導体層）２６を形成する。
しかる後、そのポリシリコン層２６に対してレーザ、ヒ
ータあるいはフラッシュランプによシ加熱処理を施す。
この加熱処理によシボリシリコン層２６は単結晶化し、
第２図（５））に示すように単結晶シリコン層２７が得
られる。
以上説明したように実施例では、リフトオフ法によりグ
レーティング２５を形成する３、シたがって、ダ、レー
ティング溝の底面と側面の曲率はほぼ９σとなり、−無
限小の抽率半径を実現することができる３、そのため、
理想的な身うホエピタキシャ「・、を行うことができ、
良好な半導体単結晶層（単、番台１晶シリコン層２７）
を形成することがで、きる。
なお、実施例は；シリコン単結晶基板とシリコン酸化膜
からなる絶縁体基板上に、グレーティン、　　　グを形
成する場合であるが、同様にして半導体基板あるいは金
属基板上にグレーティングを形成することができる。ま
た、実施例は、酸化シリコンをグレーティング形成材料
として用いる場合であるが、導電性シリコンや高融点金
属でグレーティングを形成してもよい。絶縁体基板上に
導電性シリコンや高融点金属でグレーティングを形成し
た場合は、そのグレーティングを配線などに用いること
ができる。
以上詳述したようにこ′の発明の半導体単結晶の成長方
法によれば、リフトオフ法を用いているので理想的な溝
を有するグレーティング加工を行うことができ、基板上
に良好な半導体単結晶を形成することができる。
【図面の簡単な説明】
第１図は従来のグラホエピタキシャル法を示す図、第２
図はこの発明の半導体単結晶の成長方法の実施例を示す
図である。 ２１・・・シリコン単結晶基板、２２・・・シリコン酸
化膜、２　吐・・レジスト、２４・・・酸化シリコン、
ｉ５・・・グレーティング、２６・・・ポリシリコン層
、１ｔニア・・・単結晶シリコン層。 特許出願人　　工業技術院長 第１図 １３ 第２図 ３

Claims (1)

    【特許請求の範囲】
  1. 基板上にレジストをグレーティングと逆パターンに形成
    する工程と、前記レジストを有する基板上の全面にグレ
    ーティング形成月相を所定厚さに形成する工程と、前記
    レジストを除去して同時にその」二のグレーティング形
    成材料を除去することにより、基板上に直接形成されて
    残存するグレー・讐イング形成材料によシダレーティン
    グを形成す丁”る工程と、そのグレーティングを有する
    基板上の全面に半導体層を形成する工程と、その半導体
    層に加熱処理を加えることによシ、前記グレーティング
    を利用して前記半導体層を単結晶化させる工程とを具備
    してなる半導体単結晶の成長方法。
JP57173288A 1982-10-04 1982-10-04 半導体単結晶の成長方法 Pending JPS5963720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57173288A JPS5963720A (ja) 1982-10-04 1982-10-04 半導体単結晶の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57173288A JPS5963720A (ja) 1982-10-04 1982-10-04 半導体単結晶の成長方法

Publications (1)

Publication Number Publication Date
JPS5963720A true JPS5963720A (ja) 1984-04-11

Family

ID=15957666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57173288A Pending JPS5963720A (ja) 1982-10-04 1982-10-04 半導体単結晶の成長方法

Country Status (1)

Country Link
JP (1) JPS5963720A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237718A (ja) * 1986-04-08 1987-10-17 Oki Electric Ind Co Ltd 単結晶薄膜形成用基板
JPS62238617A (ja) * 1986-04-09 1987-10-19 Oki Electric Ind Co Ltd 単結晶薄膜の形成方法
JPH01128421A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体素子用ガラス基板およびその製造方法
JP2001345267A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237718A (ja) * 1986-04-08 1987-10-17 Oki Electric Ind Co Ltd 単結晶薄膜形成用基板
JPS62238617A (ja) * 1986-04-09 1987-10-19 Oki Electric Ind Co Ltd 単結晶薄膜の形成方法
JPH01128421A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体素子用ガラス基板およびその製造方法
JP2001345267A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JPS6110279A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPH0147897B2 (ja)
JPS5963720A (ja) 半導体単結晶の成長方法
JPS6017911A (ja) 半導体装置の製造方法
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JPH05267663A (ja) 半導体装置の製造方法
JPS6143484A (ja) 半導体装置の電極形成方法
JPS59150421A (ja) 半導体装置の製造方法
JPS61154177A (ja) 半導体装置の製造方法
JPH05190854A (ja) 半導体装置の製造方法
JPH0447970B2 (ja)
JPH07122752A (ja) 薄膜トランジスタの製造方法
JPS5852351B2 (ja) 半導体装置の製造方法
JPH01236658A (ja) 半導体装置の製造方法
JPH0478168A (ja) Ｍｏｓ型半導体装置及びその製造方法
JPH04236450A (ja) 半導体装置の製造方法
JPH0555547A (ja) 量子素子の製造方法
JPS61108172A (ja) 薄膜トランジスタの製造方法
JPS61220370A (ja) 半導体装置の製造方法
JPS6239810B2 (ja)
JPS60226160A (ja) 薄膜抵抗装置の製造方法
JPH01212466A (ja) 薄膜半導体装置の製造方法
JPS58108751A (ja) 半導体装置
JPH11150123A (ja) 半導体装置の製造方法
JPH06204217A (ja) 半導体装置の製造方法