JPH01128421A - 半導体素子用ガラス基板およびその製造方法 - Google Patents
半導体素子用ガラス基板およびその製造方法Info
- Publication number
- JPH01128421A JPH01128421A JP28524487A JP28524487A JPH01128421A JP H01128421 A JPH01128421 A JP H01128421A JP 28524487 A JP28524487 A JP 28524487A JP 28524487 A JP28524487 A JP 28524487A JP H01128421 A JPH01128421 A JP H01128421A
- Authority
- JP
- Japan
- Prior art keywords
- glass plate
- glass substrate
- thin film
- mask material
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 21
- 238000005530 etching Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 238000005121 nitriding Methods 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体デバイスを形成するための半導体膜を
被覆形成する半導体素子用ガラス基板およびその製造方
法に関し、特に結晶面の単一な半導体膜を形成しろる半
導体素子用ガラス基板およびその製造方法に関する。
被覆形成する半導体素子用ガラス基板およびその製造方
法に関し、特に結晶面の単一な半導体膜を形成しろる半
導体素子用ガラス基板およびその製造方法に関する。
［従来の技術］
従来から、ガラス基板上に結晶面の単一な半導体膜を形
成する方法として、ガラス基板上に形成した溝の形状を
用いるグラフオエピタキシ法が知られている。第２図に
グラフオエピタキシ法で用いられている従来のガラス基
板を示す。該ガラス基板は、ガラス基板１の主要部表面
に矩型の溝２をドライエツチング法等を用いて作成した
ものであり、溝２の形状として矩形を用いた場合には、
（１００）面の半導体膜が、溝２の角部３を結晶核とし
て垂直方向にグラフオエピタキシャル成長することが知
られている。（例えばＡｐｐｌ。
成する方法として、ガラス基板上に形成した溝の形状を
用いるグラフオエピタキシ法が知られている。第２図に
グラフオエピタキシ法で用いられている従来のガラス基
板を示す。該ガラス基板は、ガラス基板１の主要部表面
に矩型の溝２をドライエツチング法等を用いて作成した
ものであり、溝２の形状として矩形を用いた場合には、
（１００）面の半導体膜が、溝２の角部３を結晶核とし
て垂直方向にグラフオエピタキシャル成長することが知
られている。（例えばＡｐｐｌ。
Ｐｈｙｓ、Ｌｅｔｔ、ＬＬ−７１（１９７９）［発明が
解決しようとする問題点コ 上記グラフオエピタキシャル成長においては、成長する
結晶の方向性が該角部３の方向性により影響され、良好
な特性を示す半導体膜を成長させるためには、該角部３
は正確な矩形角部を形成している必要があった。
解決しようとする問題点コ 上記グラフオエピタキシャル成長においては、成長する
結晶の方向性が該角部３の方向性により影響され、良好
な特性を示す半導体膜を成長させるためには、該角部３
は正確な矩形角部を形成している必要があった。
し７かしながら、従来の半導体素子用ガラス基板におい
ては、抜溝の作成方法（ドライエツチング１１）との関
係で、抜溝２はＵ字型の溝であり、該半導体素子用ガラ
ス基板上に単一な結晶面を有する半導体膜を成長させる
ことができなかった。このことは、高速動作の半導体デ
バイス作成上、１つの問題点となっていた。
ては、抜溝の作成方法（ドライエツチング１１）との関
係で、抜溝２はＵ字型の溝であり、該半導体素子用ガラ
ス基板上に単一な結晶面を有する半導体膜を成長させる
ことができなかった。このことは、高速動作の半導体デ
バイス作成上、１つの問題点となっていた。
［問題点を解決するための手段コ
本発明は、前記問題点を解決するためになされたもので
あって、ガラス基板表面に矩型の溝を多数設けた半導体
素子用ガラス基板において、該矩型の溝をガラス板表面
により形成された底壁およびガラス板表面に設けられた
ガラス板よりもエツチングされやすい薄膜の断面により
形成した側壁により構成している。
あって、ガラス基板表面に矩型の溝を多数設けた半導体
素子用ガラス基板において、該矩型の溝をガラス板表面
により形成された底壁およびガラス板表面に設けられた
ガラス板よりもエツチングされやすい薄膜の断面により
形成した側壁により構成している。
該半導体素子用ガラス基板は、例えば、表面平坦なガラ
ス板の表面に均一厚さのガラス板よりもエツチングされ
やすい薄膜を作成した後、該薄膜を選択的にドライエツ
チングする方法により作成することができる。
ス板の表面に均一厚さのガラス板よりもエツチングされ
やすい薄膜を作成した後、該薄膜を選択的にドライエツ
チングする方法により作成することができる。
該薄膜の厚さは３ｎｍ〜１μ畑であることが好ましく１
３ｎｍよりも薄いと該薄膜の厚さによって形成される溝
の深さかあさくなりすぎて、グラフオエピタキシャル成
長に効果を表わしに（くなり、又１μ■よりも厚いと生
産性が低下しやすい。
３ｎｍよりも薄いと該薄膜の厚さによって形成される溝
の深さかあさくなりすぎて、グラフオエピタキシャル成
長に効果を表わしに（くなり、又１μ■よりも厚いと生
産性が低下しやすい。
該薄膜はガラス板よりもエツチングされやすい薄膜であ
ることが必要であるが、ガラス板よりもエツチングされ
にくい薄膜では、本発明の効果は生じない。
ることが必要であるが、ガラス板よりもエツチングされ
にくい薄膜では、本発明の効果は生じない。
該ガラス板よりもエツチングされやすい薄膜としては、
例えばプラズマ法により作成した窒化珪素膜等の、薄膜
内の元素相互の結合強度が比較的弱い膜が使用される。
例えばプラズマ法により作成した窒化珪素膜等の、薄膜
内の元素相互の結合強度が比較的弱い膜が使用される。
該半導体素子用ガラス基板に形成される溝は、グラフオ
エピタキシャル成長の面から、従来の溝と同様、幅０．
０１〜１μ田、深さ３ｎｍ〜１μｍ溝で０．０１〜１μ
ｍの間隔で設けておくことが好ましい。
エピタキシャル成長の面から、従来の溝と同様、幅０．
０１〜１μ田、深さ３ｎｍ〜１μｍ溝で０．０１〜１μ
ｍの間隔で設けておくことが好ましい。
［実 施 例コ
ガラス板１の表面に、均一に１１００ｎ厚の窒化シリコ
ン膜４をプラズマ法によって成膜した。
ン膜４をプラズマ法によって成膜した。
その後該窒化シリコン膜４上にフォトレジスト膜５（図
示せず）を設け、露光現像してマスク材６（図示せず）
とした。その後読マスク材６つきガラス板をＣＨ２Ｆ２
ｆｆスを用いたドライエツチング法（ガス圧０．０５
Ｔｏ ｒ ｒ％ ＲＦ電力密度０、ＩＯＷ／ｃｆｆＦ）
でエツチングした。約３分エツチングした状態で該マス
ク材６つきガラス板を取り出し、マスク材６を除去した
。
示せず）を設け、露光現像してマスク材６（図示せず）
とした。その後読マスク材６つきガラス板をＣＨ２Ｆ２
ｆｆスを用いたドライエツチング法（ガス圧０．０５
Ｔｏ ｒ ｒ％ ＲＦ電力密度０、ＩＯＷ／ｃｆｆＦ）
でエツチングした。約３分エツチングした状態で該マス
ク材６つきガラス板を取り出し、マスク材６を除去した
。
上記エツチング条件におけるエツチング速度は、窒化シ
リコン膜およびガラス板で各々約３０ｎｍ／ｍｉｎおよ
び約１．５ｎｍ／ｍｉｎであり、ガラス板のエツチング
速度は窒化シリコン膜のエツチング速度の約１／２０で
あり、そのためエツチングにより形成された溝２の底面
としてはガラス板１の表面が表われ、溝２の側面として
は窒化シリコン膜の側面が表われ、およそ正確な矩型溝
が形成されていた。
リコン膜およびガラス板で各々約３０ｎｍ／ｍｉｎおよ
び約１．５ｎｍ／ｍｉｎであり、ガラス板のエツチング
速度は窒化シリコン膜のエツチング速度の約１／２０で
あり、そのためエツチングにより形成された溝２の底面
としてはガラス板１の表面が表われ、溝２の側面として
は窒化シリコン膜の側面が表われ、およそ正確な矩型溝
が形成されていた。
なお、上記エツチングは、ＣＨ２Ｆ２の代わりにＣＨ２
Ｆ３を用いても行なわれるが、矩型溝を形成するにはＣ
Ｈ２Ｆ２の方が好ましい。
Ｆ３を用いても行なわれるが、矩型溝を形成するにはＣ
Ｈ２Ｆ２の方が好ましい。
本実施例により作成した半導体素子用ガラス基板の溝形
杖は、第１図に示す様にほぼ正確な矩型の溝を有し、ガ
ラス板表面に直接ドライエツチングを行なった従来の半
導体素子用ガラス基板の溝に見られる丸味又はサブトレ
ンチと呼ばれる微細溝が形成されていなかった。
杖は、第１図に示す様にほぼ正確な矩型の溝を有し、ガ
ラス板表面に直接ドライエツチングを行なった従来の半
導体素子用ガラス基板の溝に見られる丸味又はサブトレ
ンチと呼ばれる微細溝が形成されていなかった。
本実施例により作成した半導体素子用ガラス基板を用い
て、該基板表面に半導体膜をグラフオエピタキシャル成
長させた。該半導体膜は良好な結晶面を有し、特性の良
好な被膜であった。
て、該基板表面に半導体膜をグラフオエピタキシャル成
長させた。該半導体膜は良好な結晶面を有し、特性の良
好な被膜であった。
［発明の効果コ
本発明によれば、基板表面に形成されている溝の矩型が
正確であるため、表面に良好な特性を持つ半導体膜をグ
ラフオエピタキシャル成長させることができる。又、本
発明の製造方法によれば、正確な矩型を持った半導体素
子用ガラス基板を簡単に製造することができる。
正確であるため、表面に良好な特性を持つ半導体膜をグ
ラフオエピタキシャル成長させることができる。又、本
発明の製造方法によれば、正確な矩型を持った半導体素
子用ガラス基板を簡単に製造することができる。
第１図は実施例により作成した半導体素子用ガラス基板
の概略を示す断面図であり、第２図は従来の半導体素子
用ガラス基板の概略を示す断面図である。
の概略を示す断面図であり、第２図は従来の半導体素子
用ガラス基板の概略を示す断面図である。
Claims (3)
- （１）ガラス基板表面に矩型の溝を多数設けた半導体素
子用ガラス基板において、該矩型の溝がガラス板表面に
より形成された底壁およびガラス板表面に設けられたガ
ラス板よりもエッチングされやすい薄膜の断面により形
成された側壁からなることを特徴とする半導体素子用ガ
ラス基板。 - （２）該薄膜の膜厚が３ｎｍ〜１μｍの厚さである特許
請求の範囲第１項記載の半導体素子用ガラス基板。 - （３）表面に矩型の溝を多数有する半導体素子用ガラス
基板の製造方法において、表面平坦なガラス板の表面に
均一厚さのガラス板よりもエッチングされやすい薄膜を
作成した後、該薄膜を選択的にドライエッチングするこ
とを特徴とする半導体素子用ガラス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28524487A JPH01128421A (ja) | 1987-11-13 | 1987-11-13 | 半導体素子用ガラス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28524487A JPH01128421A (ja) | 1987-11-13 | 1987-11-13 | 半導体素子用ガラス基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128421A true JPH01128421A (ja) | 1989-05-22 |
Family
ID=17688978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28524487A Pending JPH01128421A (ja) | 1987-11-13 | 1987-11-13 | 半導体素子用ガラス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128421A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140111A (ja) * | 1982-02-16 | 1983-08-19 | Oki Electric Ind Co Ltd | 半導体結晶の成長方法 |
| JPS5963720A (ja) * | 1982-10-04 | 1984-04-11 | Agency Of Ind Science & Technol | 半導体単結晶の成長方法 |
| JPS59222933A (ja) * | 1983-06-01 | 1984-12-14 | Hitachi Ltd | エツチング方法 |
| JPS6269622A (ja) * | 1985-09-24 | 1987-03-30 | Sony Corp | 窒化膜のエツチング方法 |
-
1987
- 1987-11-13 JP JP28524487A patent/JPH01128421A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140111A (ja) * | 1982-02-16 | 1983-08-19 | Oki Electric Ind Co Ltd | 半導体結晶の成長方法 |
| JPS5963720A (ja) * | 1982-10-04 | 1984-04-11 | Agency Of Ind Science & Technol | 半導体単結晶の成長方法 |
| JPS59222933A (ja) * | 1983-06-01 | 1984-12-14 | Hitachi Ltd | エツチング方法 |
| JPS6269622A (ja) * | 1985-09-24 | 1987-03-30 | Sony Corp | 窒化膜のエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| US4900692A (en) | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench | |
| JPH01128421A (ja) | 半導体素子用ガラス基板およびその製造方法 | |
| JPS60257541A (ja) | 半導体装置の製造方法 | |
| JP3089870B2 (ja) | シリコン基体の加工方法 | |
| JPS6163015A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPH0778806A (ja) | ドライエッチング方法 | |
| JPH0422021B2 (ja) | ||
| JPS60147119A (ja) | 半導体素子の製造方法 | |
| JPS5887843A (ja) | 半導体装置の製造方法 | |
| JPS6359532B2 (ja) | ||
| JPS61188944A (ja) | 半導体装置の製造方法 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS60254629A (ja) | 半導体装置の製造方法 | |
| JPH03185748A (ja) | 誘電体分離基板の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPH03211833A (ja) | 半導体装置の製造方法 | |
| JPH01220446A (ja) | ドライエッチング方法 | |
| JPS63224331A (ja) | ドライエツチングの方法 | |
| JPS59197148A (ja) | 半導体装置の絶縁分離方法 | |
| KR940009761A (ko) | 반도체 장치의 필드 산화막 제조 방법 | |
| JPH02285654A (ja) | 誘電体分離基板の製造方法 | |
| JPS59200421A (ja) | 半導体装置の製造方法 |