JPS61220370A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61220370A JPS61220370A JP6130685A JP6130685A JPS61220370A JP S61220370 A JPS61220370 A JP S61220370A JP 6130685 A JP6130685 A JP 6130685A JP 6130685 A JP6130685 A JP 6130685A JP S61220370 A JPS61220370 A JP S61220370A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etched
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 abstract description 11
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、金属膜の選択エツチング、特にＭＯＳｔ界効
果トランジスタの金属膜のドライエツチング方法に関す
る。
果トランジスタの金属膜のドライエツチング方法に関す
る。
従来、ＭＯ８１［界効果トランジスタのゲート電極材料
として、ｉ、Ｍｏ等の金属が使用されておシ、電気的特
性例えば、ドレイン・ソース電流ＬＤ８Ｂ電圧増幅率ｇ
ｍをコントロールするために第２図の様に、フォトレジ
スト４ｏをマスクとして選択的に金属膜３０をイオンエ
ツチングにょシ加工し、半導体基板１０上のゲート酸化
膜２ｏ上にゲート電極を形成する技術が知られている。
として、ｉ、Ｍｏ等の金属が使用されておシ、電気的特
性例えば、ドレイン・ソース電流ＬＤ８Ｂ電圧増幅率ｇ
ｍをコントロールするために第２図の様に、フォトレジ
スト４ｏをマスクとして選択的に金属膜３０をイオンエ
ツチングにょシ加工し、半導体基板１０上のゲート酸化
膜２ｏ上にゲート電極を形成する技術が知られている。
しかしながら、従来のドライエッチ法では、エツチング
ガスとして、Ｃ（Ｊ４及び混合ガスとしてＨｅ 、 Ｈ
２、ＯＨ、Ａｒ等のエツチングガスにょシ、フォトレジ
スト４０がエツチングされるため、マスク材として使用
した場合、第２図（ａ）がら（ｂ）の如く７オトレジス
）４０の膜厚及び幅が変動し、その直下の釡属膜３０も
同様に細くなってしまう。
ガスとして、Ｃ（Ｊ４及び混合ガスとしてＨｅ 、 Ｈ
２、ＯＨ、Ａｒ等のエツチングガスにょシ、フォトレジ
スト４０がエツチングされるため、マスク材として使用
した場合、第２図（ａ）がら（ｂ）の如く７オトレジス
）４０の膜厚及び幅が変動し、その直下の釡属膜３０も
同様に細くなってしまう。
このため、ゲート長がエツチング前後で大きく異なるた
め、Ｉ Ｄｏｌｌ ＩＩ ｇｍ等の電気的特性の精度の
良い制御が出来ないという欠点がめった。
め、Ｉ Ｄｏｌｌ ＩＩ ｇｍ等の電気的特性の精度の
良い制御が出来ないという欠点がめった。
本発明によれば、半導体基板上に金属膜とその上をおお
う絶縁膜とを形成し、金属膜表面の絶縁膜を７レオンガ
ス（例えばＣＨＦ５．ＣＦ４及び混合ガスとしてＨｚ）
Ｋよシフオドレジスト等のエツチングマスクを用いてエ
ツチングする工程と、この結果得られた絶縁膜をマスク
にして、ＣＣＺ、にて金属膜をエツチングする工程とを
有する金属膜加工方法を得る。
う絶縁膜とを形成し、金属膜表面の絶縁膜を７レオンガ
ス（例えばＣＨＦ５．ＣＦ４及び混合ガスとしてＨｚ）
Ｋよシフオドレジスト等のエツチングマスクを用いてエ
ツチングする工程と、この結果得られた絶縁膜をマスク
にして、ＣＣＺ、にて金属膜をエツチングする工程とを
有する金属膜加工方法を得る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
第１図（ａ）の如く、半導体基板１表面に形成されたゲ
ート酸化膜２上に蒸着法又はスパッタ法等を用いてＭＯ
膜３を形成する。さらに１その上にＭＯ裏３が酸化しな
い様に低温で気相成長法によプ、絶縁膜５を形成し、写
真蝕刻法によシ、選択的にフォトレジスト４のマスクパ
ターンを形成する。
ート酸化膜２上に蒸着法又はスパッタ法等を用いてＭＯ
膜３を形成する。さらに１その上にＭＯ裏３が酸化しな
い様に低温で気相成長法によプ、絶縁膜５を形成し、写
真蝕刻法によシ、選択的にフォトレジスト４のマスクパ
ターンを形成する。
次に、第１図（ｂ）の如く、絶縁膜５のナイドエッチ量
が最小になる条件で、フレオンガス（例工ばＣＦ４．Ｃ
ＨＦ５）によりドライエッチを行う。このとき、Ｍｕｄ
は全んどエツチングはされない。さらに、第１図（Ｃ）
の如（、Ｃ（Ｊ４ガスによシ、絶縁膜５をマスクにして
、ＭＯ膜３のドライエッチを行う。このときは、絶縁膜
５とＭＯの選択比を光分とれる条件で行えば、フォトレ
ジスタ４がエツチングされても、絶縁膜５がマスクにな
っているため、破切のフォトレジスト４０寸法が全んど
変シな（ＭＯ膜３を形成することが可能である。
が最小になる条件で、フレオンガス（例工ばＣＦ４．Ｃ
ＨＦ５）によりドライエッチを行う。このとき、Ｍｕｄ
は全んどエツチングはされない。さらに、第１図（Ｃ）
の如（、Ｃ（Ｊ４ガスによシ、絶縁膜５をマスクにして
、ＭＯ膜３のドライエッチを行う。このときは、絶縁膜
５とＭＯの選択比を光分とれる条件で行えば、フォトレ
ジスタ４がエツチングされても、絶縁膜５がマスクにな
っているため、破切のフォトレジスト４０寸法が全んど
変シな（ＭＯ膜３を形成することが可能である。
以上説明したように本発明は、金属膜をエツチングする
ために絶縁膜をマスクとすることによシ、サイドエッチ
量の少いドライエツチングができる効果がある。
ために絶縁膜をマスクとすることによシ、サイドエッチ
量の少いドライエツチングができる効果がある。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は本発明の製造
工程を示す縦断面図、第２図（ａ）、伽）は従来の製造
工程を示す縦断面図である。 １．１０・・・・・・半導体基板、２，２０・・・・・
・ゲート酸化膜、３．３０・・・・・・金属膜、４．４
０・・・・・・フォトレジスト、５・・・・・・絶縁膜
。 １（、） 惰１目
工程を示す縦断面図、第２図（ａ）、伽）は従来の製造
工程を示す縦断面図である。 １．１０・・・・・・半導体基板、２，２０・・・・・
・ゲート酸化膜、３．３０・・・・・・金属膜、４．４
０・・・・・・フォトレジスト、５・・・・・・絶縁膜
。 １（、） 惰１目
Claims (1)
- 半導体基板上に金属膜を形成し、その金属膜の表面に絶
縁膜を形成する工程と、前記絶縁膜上に選択的にフォト
レジストを形成し、このフォトレジストをマスクにして
、前記絶縁膜をドライエッチングする工程と、該ドライ
エッチングされた絶縁膜をマスクとして前記金属膜をド
ライエッチングする工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130685A JPS61220370A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130685A JPS61220370A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220370A true JPS61220370A (ja) | 1986-09-30 |
Family
ID=13167357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6130685A Pending JPS61220370A (ja) | 1985-03-26 | 1985-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-03-26 JP JP6130685A patent/JPS61220370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253615A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| US5563079A (en) | Method of making a field effect transistor | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| US4525448A (en) | Method of fabricating sub-half-micron-size gates on semiconductor substrates | |
| JPH0466345B2 (ja) | ||
| JPS61220370A (ja) | 半導体装置の製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPS605230B2 (ja) | ジヨセフソン素子の製造方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPH09127678A (ja) | 半導体集積回路デバイスにおける金属マスクの製造方法 | |
| JPS60202441A (ja) | 半導体装置用パタ−ン形成マスク | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS6129540B2 (ja) | ||
| JPH01236658A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
| JPH03145723A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH04298049A (ja) | 半導体装置の製造方法 | |
| JPH04199831A (ja) | 半導体装置の製造方法 | |
| JPS63278349A (ja) | 半導体装置の製造方法 |