JPS596477Y2 - 電気時計 - Google Patents

Description

【考案の詳細な説明】 本考案に間欠パルス信号で電気機械変換器を駆動した電
気時計に関する。

本考案は比較的高い振動周波数の例えば水晶振動子等の
如き標準信号を分周回路で超低振動数まで分周し、その
信号で電気機械変換器を駆動した電気時計に関し、分周
回路及び変換器を駆動するための波形整形は従来の抵抗
要素、コンデンサ要素を全く用いないで構或したことを
特徴とし、本実施例は電界効果型トランジスタ（ＦＥＴ
）をＩＣ集積回路の技術だけで組み立てる際に効果を発
揮する。

本考案の目的は直結型論理回路を用いた水晶腕時計等の
ための駆動回路を供するにある。

本考案の他の目的は受動素子は殆んど用いないで能動素
子例えば酸化膜（ＳｉＯ２）を介して半導体表面に誘起
される静電荷をうまく利用したＭＯＳＦＥＴによる製作
しやすい高信頼性の集積回路による電気時計を供するに
ある。

従来の電気時計は第１図に示す如くＲとＣを用いたフリ
ツプフロツプ（ＦＦ）に例えば１秒信号を入れてＦＦの
右側と左側から夫々ＲとＣを用いた単安定マルチ（ＭＶ
１，ＭＶ２）をトリガーして所定のパルス幅にして駆動
用トランジスタに入れて変換器のコイルＬ１とＬ２に交
互に電流を流していた。

このＭＶ１又はＭｖ２に使用するＲとＣは駆動する電流
パルス幅を１５ｍｓｅｃ必要とするときはＲが１０ＭＪ
７とするとＣは約１５００ ＰＦという高抗抵値と高容
量値の受動素子を組み込まなければならず、腕時計の如
き狭い体積内に収納することは困難で、しかも素子．が
大型になるために電子回路がら外部にとび出して配線す
るために信頼性も上らない。

最近発達してきたすべて半導体の集積技術だけで電気回
路を組み立てる大規模集積回路（ＬＳＩ又はＭＳＩ）技
術で腕時計を駆動すると小型化は勿論のこと信頼性が一
段と高くなり、作業工程も減少し、量産効果が大である
ことは明らがである。

本考案は上記のような必要性から第２図のようなパルス
モーターを駆動する回路を具体例にとって詳述する。

第２図の１はモーターのロータで永久磁石の６極子であ
る。

これらの変換器は他のあらゆる形式が考えられる。

２は継鉄、３は駆動コイル、４はロータから回転を伝え
る歯車、５は秒針、６，７，８．９はバイボーラ型ｎｐ
ｎとｐ叩型駆動用トランジスタでＭＯＳＴでは電流容量
が間に合わなしために、この場合はバイボーラ型で行っ
ている。

トランジスタ６と８には同時に駆動信号が与えられて、
コイル３に１方向に電流を流し、次の瞬間には７と９に
信号を与えて、コイル３に反対方向に電流を流している
。

この具体例ではｔＭは１５ｍｓｅｃのパルス幅で１秒お
きに秒針を駆動している。

第３図は第２図の駆動用トランジスタの入力波形図でｉ
ｎｐｕｔ ｉと２は常時正電位でパルス幅ｔＭの駆動電
流を流すときだけ零電位になるｉｎｐｕｔ ３と４はそ
の逆であり、ｉｎｐｕｔ １． ３とｉｎｐｕｔ ２
．４とは互いに１秒間ずれている。

外部からのリセット手段によってＲｅｓｅｔ信号がきて
から最悪の場合ｔｄ間だけ時間的遅れを生してｉｎｐｕ
ｔ １，２，３．４の信号が駆動回路に与えられている
。

リセット端子Ｒを（＋電位）にすると、トランジスタが
導通状態となって、信号が遮断される。

このとき、回路Ａ，Ｂ，Ｃの各トランジスタのゲートに
もつ容量がすべて重なって影響するため、ｔＭの信号が
生ずるまでにｔｄの時間遅れがある。

第４図は標準信号源Ｆｏを分周器フリツプフロツプ（Ｆ
．・・・・・・Ｆｎ・・・・・・Ｆｘ）で１秒信号まで
分周して波形整形回路Ａ，Ｂ，Ｃに入れて第３図の如き
ｉｎｐｕｔ信号１，２，３．４をえている。

波形整形回路Ａは入力信号Ｆｘの信号がもう１つの入力
信号Ｆｎのパルス幅だけ遅延させる役目をしている。

ここではＦｘは１秒おきに反転して２秒間周期のフリツ
プフロツプの出力波であり、Ｆｎは３２サイクルのフリ
ツフ゜フロツフ゜の出力波で゛行っている。

したがって２秒周期のＦｘの波形は１／６４秒間もとの
信号より遅れている。

波形整形回路ＢとＣは上記Ａからの信号と２秒周期のＦ
ｘ及びＦｘと１８０゜移相のずれたＦｘとの信号をＮＡ
ＮＤゲート回路Ｂ及びＮＯＲゲート回路Ｃに入れて第３
図の如き信号が与えられている。

第５図の点線でかこまれたＡ，Ｂ，Ｃは第４図のＡ，Ｂ
，Ｃに相当している。

Ｂにおいて左半分はＮＡＮＤ回路で右半分はインバータ
回路となり、Ｃにおいて左半分はＮＯＲ回路で右半分は
インバータ回路で゛ある。

以上の如く、本考案は受動素子である抵抗又はコンデン
サを全く使用せずに任意のパルス幅、即ち第４図のＦｎ
を任意にＦｎ−１又はＦｎ＋１にずらすことによって、
任意のパルス幅をうろことができ、さらに第２図の如き
トランジスタ４本の駆動回路と結合することにより、超
低周波の反転パルスかえられ、第２図のようなｎ極パル
スモータの変換器を駆動することができることから低電
力化された水晶腕時計、その他高級な電気時計には重要
度が高いことは明らかであり、半導体集積技術を駆動し
た高信頼性でコンパクトな駆動方式である。

【図面の簡単な説明】

第１図は従来の考え方による水晶時計等の駆動回路、第
２図は本考案による電気機械変換器と駆動回路、第３図
は本考案による駆動波形、第４図，第５図は本考案を詳
述するための駆動回路の一具体例を夫々示す略図である
。

Claims (1)

【実用新案登録請求の範囲】
1. 時間標準信号、前記時間標準信号を分周するための複数
   段のフリツプフロツプよりなる分周器、前記分周器の出
   力信号に基づいて駆動されるステップモー夕より構戊さ
   れる電気時計に於いて、前記出力信号のパルス幅を制限
   して前記ステップモーターの駆動信号を形或するための
   波形整形回路を備え、前記波形整形回路は前記出力信号
   を遅延させるためのＭＯＳＦＥＴのみよりなる遅延回路
   及び前記出力信号と前記遅延回路より得られた遅延信号
   を合成して前記駆動信号を得るためのＭＯＳＦＥＴのみ
   よりなる論理和又は論理積回路より構威され、前記遅延
   回路には遅延時間に相当するパルス幅をもった前記分周
   器の途中段の信号が入力され、前記駆動信号のパルス幅
   は前記遅延回路に入力された信号のパルス幅と等しいこ
   とを特徴とする電気時計。