JPS596563A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS596563A JPS596563A JP57116531A JP11653182A JPS596563A JP S596563 A JPS596563 A JP S596563A JP 57116531 A JP57116531 A JP 57116531A JP 11653182 A JP11653182 A JP 11653182A JP S596563 A JPS596563 A JP S596563A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- island
- pellet
- internal electrode
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置にかかり、とくにそのパッケージ
の電源用電極構造に関するものである。
の電源用電極構造に関するものである。
近時集積回路の大規模化、高速化により集積回路に大き
な電流を供給する必要性が生じてきた。
な電流を供給する必要性が生じてきた。
これに伴い従来無視出来たパッケージの電極及びその引
き出しによる電源電圧の降下及び動作時の過渡電流によ
る電源電圧の振れ等がより顕著になり、集積回路の電気
的マージンが減少し、更には誤動作の原因にまで発展す
る可能性がある。
き出しによる電源電圧の降下及び動作時の過渡電流によ
る電源電圧の振れ等がより顕著になり、集積回路の電気
的マージンが減少し、更には誤動作の原因にまで発展す
る可能性がある。
従来このような問題に対処する為、電源端子のインピー
ダンスを減少させた第１図に示すような集積回路パッケ
ージがある。第１図（ａ）は内部電極を設けたパッケー
ジ基板の上面図の１部である。
ダンスを減少させた第１図に示すような集積回路パッケ
ージがある。第１図（ａ）は内部電極を設けたパッケー
ジ基板の上面図の１部である。
第１図（ｂ）は断面図である。図中、１は集積回路のペ
レット、２はアイランド、２はアイランドのつりピン、
３はボンディング・ワイヤ、４はパッケージの基板、５
は電源用内部電極、６は信号用内部電極を表わす、この
ような集積パッケージにおいては、ペレットの電源パッ
ド（最低電位）とアイランド、アイランドのつりピンと
電源用内部電極とをボンディングすることにより電源端
子のインピーダンスを低くしチップに供給される電源電
圧の降下を小さくシ、動作時の過渡電流による電原電圧
の振れを小さくする考慮がなされている。
レット、２はアイランド、２はアイランドのつりピン、
３はボンディング・ワイヤ、４はパッケージの基板、５
は電源用内部電極、６は信号用内部電極を表わす、この
ような集積パッケージにおいては、ペレットの電源パッ
ド（最低電位）とアイランド、アイランドのつりピンと
電源用内部電極とをボンディングすることにより電源端
子のインピーダンスを低くしチップに供給される電源電
圧の降下を小さくシ、動作時の過渡電流による電原電圧
の振れを小さくする考慮がなされている。
しかしペレット上面の電源パッドとアイランド間をボン
ディングするためアイランド上のペレットのマウント位
置を中心からずらすため位置合わせが容易でない事、ペ
レット−アイランド間、電源用内部電極−アイランドの
つりピン間等段差が一定でない特殊なボンディングが必
要でオート・ボンダなどが使えない事等の欠点があった
。
ディングするためアイランド上のペレットのマウント位
置を中心からずらすため位置合わせが容易でない事、ペ
レット−アイランド間、電源用内部電極−アイランドの
つりピン間等段差が一定でない特殊なボンディングが必
要でオート・ボンダなどが使えない事等の欠点があった
。
本発明は内部電極の内側にアイランドと導通した枠を設
けることにより、上記欠点を解消しインピーダンスの低
い電源端子を持つ集積回路パッケージを提供するもので
ある。
けることにより、上記欠点を解消しインピーダンスの低
い電源端子を持つ集積回路パッケージを提供するもので
ある。
本発明は内部電極の内側にボンディング用の枠を設けた
パッケージの基板であって、前記枠がアイランド及びペ
レットの基板部と導通状態にあることを特徴とした集積
回路パッケージを有する集積回路装置である。又本発明
は前記アイランドとペレットの基板部が絶縁されている
ことを特徴とする前記載の集積回路装置である。
パッケージの基板であって、前記枠がアイランド及びペ
レットの基板部と導通状態にあることを特徴とした集積
回路パッケージを有する集積回路装置である。又本発明
は前記アイランドとペレットの基板部が絶縁されている
ことを特徴とする前記載の集積回路装置である。
本発明による実施例を１４２図に示す。第２図（Ｊｌ）
はパッケージ基板の上面図の１部である。第２図（ｂ）
は断面図である。図中、１は集積回路のペレット、２は
アイランド、３はボンディング・ワイヤ。
はパッケージ基板の上面図の１部である。第２図（ｂ）
は断面図である。図中、１は集積回路のペレット、２は
アイランド、３はボンディング・ワイヤ。
４はパッケージの基板、５は電源用内部電極、６は信号
用内部電極、７は本発明により設けた枠を表わす。
用内部電極、７は本発明により設けた枠を表わす。
以下、第２図により本発明による集積回路パッケージの
構造の特徴を説明する。ペレット１をマウントしたアイ
ランド２と内部電極の内側に設けた枠７とは導通状態に
ある。アイランドは通常最低電位となるため内部電極５
は最低電位用の電源端子となる。枠にはペレットのどの
部分からもボンディング可能でボンディングの本数を増
す事によりインピーダンスを減少させることが可能とな
る。又従来例のようにペレット上部とアイランド間をボ
ンディングする方法と同等の低インピーダンスの電源端
子が得られると共にアイランドにボンディングエリアを
用意する必要がないためペレットはアイランドの中央番
こマウントすることが出来、マウントの位置合せが容易
となる。更にボンディングの高低差もなくなりオート・
ボンダーによるボンディングも可能となる。信号用内部
電極とペレット間のボンディングは枠を越えてボンディ
ングされることになる。
構造の特徴を説明する。ペレット１をマウントしたアイ
ランド２と内部電極の内側に設けた枠７とは導通状態に
ある。アイランドは通常最低電位となるため内部電極５
は最低電位用の電源端子となる。枠にはペレットのどの
部分からもボンディング可能でボンディングの本数を増
す事によりインピーダンスを減少させることが可能とな
る。又従来例のようにペレット上部とアイランド間をボ
ンディングする方法と同等の低インピーダンスの電源端
子が得られると共にアイランドにボンディングエリアを
用意する必要がないためペレットはアイランドの中央番
こマウントすることが出来、マウントの位置合せが容易
となる。更にボンディングの高低差もなくなりオート・
ボンダーによるボンディングも可能となる。信号用内部
電極とペレット間のボンディングは枠を越えてボンディ
ングされることになる。
以上のように本発明は内部電極の内側に電源電極用の枠
を設けることにより、電源端子の低インピーダンス化を
図った上でペレットのマウントの簡単化、ボンディング
の簡単化がなされるという多大な効果のある集積回路パ
ッケージを有する集積回路装置である。
を設けることにより、電源端子の低インピーダンス化を
図った上でペレットのマウントの簡単化、ボンディング
の簡単化がなされるという多大な効果のある集積回路パ
ッケージを有する集積回路装置である。
第１図は従来の低インピーダンス電源端子を設けた集積
回路パッケージの上面図（ａ）と断面図（ｂ）である。 第２図は本発明による集積回路パッケージの上面図（ａ
）と断面図（ｂ）である。 尚、図において、ｌ・・・１集積回路のペレット、２・
・・・・・アイランド、２′・・・・・・アイランドの
つりピン。 ３・・・・・・ボンディング・ワイヤ、４・・曲パッケ
ージの基板、５・・・・・・電源用内部電極、６・・画
信号用内部電極、７・・・・・・電極枠である。 ぢ’ｆ＝ １ しｄ＜ｂノ ）１２１４（レジ
回路パッケージの上面図（ａ）と断面図（ｂ）である。 第２図は本発明による集積回路パッケージの上面図（ａ
）と断面図（ｂ）である。 尚、図において、ｌ・・・１集積回路のペレット、２・
・・・・・アイランド、２′・・・・・・アイランドの
つりピン。 ３・・・・・・ボンディング・ワイヤ、４・・曲パッケ
ージの基板、５・・・・・・電源用内部電極、６・・画
信号用内部電極、７・・・・・・電極枠である。 ぢ’ｆ＝ １ しｄ＜ｂノ ）１２１４（レジ
Claims (3)
- （１）パッケージの内部電極の内側にボンディング用の
電極の枠を設け、前記枠がアイランドと導通状態にある
ことを特徴とした集積回路装置。 - （２）前記アイランドとペレットの基板部間が導通され
ていることを特徴とする特許請求の範囲第（１）項に記
載の集積回路装置。 - （３）前記アイランドとペレットの基板部間が絶縁され
ていることを特徴とする特許請求の範囲第（１１項に記
載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116531A JPS596563A (ja) | 1982-07-05 | 1982-07-05 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116531A JPS596563A (ja) | 1982-07-05 | 1982-07-05 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596563A true JPS596563A (ja) | 1984-01-13 |
Family
ID=14689425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116531A Pending JPS596563A (ja) | 1982-07-05 | 1982-07-05 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596563A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171759A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置 |
| JPH04133341A (ja) * | 1990-09-25 | 1992-05-07 | Matsushita Electric Works Ltd | 半導体チップキャリア |
| US5343355A (en) * | 1992-06-30 | 1994-08-30 | Mitsubishi Denki Kabushiki Kaisha | Safety shutter device for drawout type switch gear |
| JPH0750313A (ja) * | 1994-03-14 | 1995-02-21 | Hitachi Ltd | 半導体装置 |
| KR100273693B1 (ko) * | 1995-03-31 | 2000-12-15 | 마이클 디. 오브라이언 | 반도체 패키지용 리드 프레임 |
| US20180170576A1 (en) * | 2016-12-20 | 2018-06-21 | The Boeing Company | Conductive Fastening System for Composite Structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107059A (en) * | 1980-12-25 | 1982-07-03 | Fujitsu Ltd | Semiconductor package |
-
1982
- 1982-07-05 JP JP57116531A patent/JPS596563A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57107059A (en) * | 1980-12-25 | 1982-07-03 | Fujitsu Ltd | Semiconductor package |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171759A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置 |
| JPH04133341A (ja) * | 1990-09-25 | 1992-05-07 | Matsushita Electric Works Ltd | 半導体チップキャリア |
| US5343355A (en) * | 1992-06-30 | 1994-08-30 | Mitsubishi Denki Kabushiki Kaisha | Safety shutter device for drawout type switch gear |
| JPH0750313A (ja) * | 1994-03-14 | 1995-02-21 | Hitachi Ltd | 半導体装置 |
| KR100273693B1 (ko) * | 1995-03-31 | 2000-12-15 | 마이클 디. 오브라이언 | 반도체 패키지용 리드 프레임 |
| US20180170576A1 (en) * | 2016-12-20 | 2018-06-21 | The Boeing Company | Conductive Fastening System for Composite Structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| US4534105A (en) | Method for grounding a pellet support pad in an integrated circuit device | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JP2961673B2 (ja) | 直接式マイクロ回路の減結合装置 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH06283650A (ja) | 半導体装置 | |
| JPH08316405A (ja) | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 | |
| JP3851845B2 (ja) | 半導体装置 | |
| JPH038352A (ja) | 半導体装置 | |
| JPS596563A (ja) | 集積回路装置 | |
| JPH0521697A (ja) | リードフレーム及び半導体装置 | |
| CN216698351U (zh) | 封装框架及封装结构 | |
| JPH0354839A (ja) | 集積回路の支持体およびその製造方法と、この支持体用の集積回路と、パッケージ | |
| JP3183064B2 (ja) | 半導体装置 | |
| JP4007917B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP2944247B2 (ja) | 半導体装置 | |
| JPH077037A (ja) | 半導体集積回路装置 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS61283137A (ja) | 半導体装置 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JPS5954254A (ja) | 半導体集積回路装置 | |
| CN112968006A (zh) | 一种无框架超薄正面引出tvs芯片封装结构 |