JPS5966167A - シヨツトキ−接合を有する半導体装置の製造方法 - Google Patents
シヨツトキ−接合を有する半導体装置の製造方法Info
- Publication number
- JPS5966167A JPS5966167A JP57177058A JP17705882A JPS5966167A JP S5966167 A JPS5966167 A JP S5966167A JP 57177058 A JP57177058 A JP 57177058A JP 17705882 A JP17705882 A JP 17705882A JP S5966167 A JPS5966167 A JP S5966167A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- manufacturing
- ohmic
- semiconductor device
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はショットキー接合を有する半導体装置の製造方
法に関し、とくにその電極形成方法に関する。
法に関し、とくにその電極形成方法に関する。
近年ショットキー接合を利用した半導体装置はマイクロ
波帯の検波、ミキサ等に利用されるダイオードのみなら
ず、そのスイッチ／ゲスピードの早い点を利用して集積
回路等にも広く使用されている。集積回路等に使用され
るショットキダイオードは同一平面上にショットキ接合
とオーミック接合とを形成する必要がある。従来はオー
ミック接合とショットキ接合とを夫々異なる金属で形成
していたために工程が複雑で長くなるという欠点があっ
た。これを改良したものとして、例えばトランジスタの
作成でソース、ドレイン、およびゲートの各窓を同時に
開孔し、ショットキー金属を全面に被着した後、ソース
およびドレインのショットキー金消の上からオーミック
金属を更に重ねて熱処理する工夫も試与られている。し
かし、この方法はショットキー金属形成後の熱処理時間
が長く、半導体表面と金属との接触によって形成される
ショットキー界面が熱的に不安定になり信頼上問題があ
った。
波帯の検波、ミキサ等に利用されるダイオードのみなら
ず、そのスイッチ／ゲスピードの早い点を利用して集積
回路等にも広く使用されている。集積回路等に使用され
るショットキダイオードは同一平面上にショットキ接合
とオーミック接合とを形成する必要がある。従来はオー
ミック接合とショットキ接合とを夫々異なる金属で形成
していたために工程が複雑で長くなるという欠点があっ
た。これを改良したものとして、例えばトランジスタの
作成でソース、ドレイン、およびゲートの各窓を同時に
開孔し、ショットキー金属を全面に被着した後、ソース
およびドレインのショットキー金消の上からオーミック
金属を更に重ねて熱処理する工夫も試与られている。し
かし、この方法はショットキー金属形成後の熱処理時間
が長く、半導体表面と金属との接触によって形成される
ショットキー界面が熱的に不安定になり信頼上問題があ
った。
本発明の目的は製法上の複雑化と熱的不安定性を一挙に
解決した新規な製法を提供することにおる０ 本発明は、所定の半導体基板上に絶縁膜を形成し、オー
ミック接合が形成される部分の絶縁膜を除去した後、そ
の部分に拡散等の手段により低抵抗層を形成し、その後
ショットキー接合を形成する部分の絶縁膜を除去し ｔ
ｉｌｌ等の金属を全面に被着し熱処理を施すことによっ
て上記オーミック接合及びンヨットキー接合を形成する
部分に同時にシリサイド層を形成することを特徴とする
ものである。
解決した新規な製法を提供することにおる０ 本発明は、所定の半導体基板上に絶縁膜を形成し、オー
ミック接合が形成される部分の絶縁膜を除去した後、そ
の部分に拡散等の手段により低抵抗層を形成し、その後
ショットキー接合を形成する部分の絶縁膜を除去し ｔ
ｉｌｌ等の金属を全面に被着し熱処理を施すことによっ
て上記オーミック接合及びンヨットキー接合を形成する
部分に同時にシリサイド層を形成することを特徴とする
ものである。
この方法によれば、第１にオーミック部およびショット
キ一部に別々に電極金属を形成する必要がないので、製
造が極めて簡単になる。第２に、電極形成前に半導体基
板に低抵抗層を形成するため、電極形成時の熱処理時間
を短縮できる。とくにゲートにショットキー電極を形成
した後、オーミく２ ツク化する必要がないので、ゲートショット界面への熱
歪は著しく緩和される。
キ一部に別々に電極金属を形成する必要がないので、製
造が極めて簡単になる。第２に、電極形成前に半導体基
板に低抵抗層を形成するため、電極形成時の熱処理時間
を短縮できる。とくにゲートにショットキー電極を形成
した後、オーミく２ ツク化する必要がないので、ゲートショット界面への熱
歪は著しく緩和される。
以下、図面を参照して本発明の好適な一実施例を詳細に
説明する。
説明する。
第１図（ａ）乃至（ｅｌは本実施例の各製造工程での断
面図である。ｎ型シリコン半導体基板１上に所定の不純
物濃度および厚さを有するｎ型動作層２がエピタキシャ
ル成長され、その上に酸化膜３等の絶縁膜を形成する（
ａ）。次にオーミック電極を形成する部分の酸化膜をエ
ツチ７グ等の手段によって開孔してオーミック窓４を形
成する。さらにり／等を拡散もしくはイオン注入で導入
することによって低抵抗層５を形成するｆｂｌ。その後
オーミック窓の形成と同様な手段によって所定の位置に
ショットキ窓６を開孔したるのち、Ｔｉ 、Ｗ等の金属
７を全面に被着する（ｃ）。その後５００℃以上の温度
で７０イすることによって、オーミック部及びショット
キーそれぞれ同時に上記金属とのシリサイド層８を形成
し、酸化膜上の余分な金属を除去する（ｄｌ。その後所
定の金属（例えばＡｔ等）によって電極を引き出すこと
によってショットキ素子を形成する（ｅｌ。この際オー
ミックを形成する部分の低抵抗層の不純物濃度を５×１
ｏ１８Ｃ７ｒＬ−３以上とすればオーミック側で発生す
る直列抵抗を小さく出来、゛ 良好なショットキ素子
を形成出来る。
面図である。ｎ型シリコン半導体基板１上に所定の不純
物濃度および厚さを有するｎ型動作層２がエピタキシャ
ル成長され、その上に酸化膜３等の絶縁膜を形成する（
ａ）。次にオーミック電極を形成する部分の酸化膜をエ
ツチ７グ等の手段によって開孔してオーミック窓４を形
成する。さらにり／等を拡散もしくはイオン注入で導入
することによって低抵抗層５を形成するｆｂｌ。その後
オーミック窓の形成と同様な手段によって所定の位置に
ショットキ窓６を開孔したるのち、Ｔｉ 、Ｗ等の金属
７を全面に被着する（ｃ）。その後５００℃以上の温度
で７０イすることによって、オーミック部及びショット
キーそれぞれ同時に上記金属とのシリサイド層８を形成
し、酸化膜上の余分な金属を除去する（ｄｌ。その後所
定の金属（例えばＡｔ等）によって電極を引き出すこと
によってショットキ素子を形成する（ｅｌ。この際オー
ミックを形成する部分の低抵抗層の不純物濃度を５×１
ｏ１８Ｃ７ｒＬ−３以上とすればオーミック側で発生す
る直列抵抗を小さく出来、゛ 良好なショットキ素子
を形成出来る。
以上述べたように本発明によると、不純物濃度が異なっ
た２つの開口部へ同じ金属を付着し熱処理することによ
って同時に特性の異なった金属シリサイド層が形成出来
るため、工程が簡単で短かくなる。父上記シリサイドを
形成する際、一般にＴｉの場合は５００℃〜６００℃、
Ｗの場合は７００〜８００℃程度で形成できるためにシ
＝ｒツＦキ特性は熱的に安定で信頼度的にも良好となる
。勿論、ダイオード、トラ／ジスタ、ＩＣ等いずれにも
適用できる。
た２つの開口部へ同じ金属を付着し熱処理することによ
って同時に特性の異なった金属シリサイド層が形成出来
るため、工程が簡単で短かくなる。父上記シリサイドを
形成する際、一般にＴｉの場合は５００℃〜６００℃、
Ｗの場合は７００〜８００℃程度で形成できるためにシ
＝ｒツＦキ特性は熱的に安定で信頼度的にも良好となる
。勿論、ダイオード、トラ／ジスタ、ＩＣ等いずれにも
適用できる。
第１図（ａ）乃至（ｅ）は本発明による製造方法を工程
順にそって示した各断面図である。 １・・・・・・シリコン半導体基体、２・・・・・・シ
リコ／エビタキンヤル層、３・・・・・・酸化膜等の絶
縁膜、４・・・・・・オーミック窓、５・・・・・・低
抵抗拡散層、６・・・・・・ショットキ窓、７・・・・
・・Ｔｉ、Ｗ等金属、８・・・・・・ＴｉＷ（０） 第１図
順にそって示した各断面図である。 １・・・・・・シリコン半導体基体、２・・・・・・シ
リコ／エビタキンヤル層、３・・・・・・酸化膜等の絶
縁膜、４・・・・・・オーミック窓、５・・・・・・低
抵抗拡散層、６・・・・・・ショットキ窓、７・・・・
・・Ｔｉ、Ｗ等金属、８・・・・・・ＴｉＷ（０） 第１図
Claims (1)
- 半導体領域上の所定の部分にオーミック領域となる低抵
抗領域を形成する工程と、その後ショットキー形成領域
およびオーミック領域に同一の金属を被着して熱処理す
ることによって特性の異なる電極領域を同時に形成する
工程とを含むことを特徴とするショットキー接合を有す
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177058A JPS5966167A (ja) | 1982-10-08 | 1982-10-08 | シヨツトキ−接合を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177058A JPS5966167A (ja) | 1982-10-08 | 1982-10-08 | シヨツトキ−接合を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966167A true JPS5966167A (ja) | 1984-04-14 |
Family
ID=16024386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177058A Pending JPS5966167A (ja) | 1982-10-08 | 1982-10-08 | シヨツトキ−接合を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966167A (ja) |
-
1982
- 1982-10-08 JP JP57177058A patent/JPS5966167A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| US4358891A (en) | Method of forming a metal semiconductor field effect transistor | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62245627A (ja) | 液相エピタキシヤル法 | |
| JPS5856977B2 (ja) | 半導体装置の製造方法 | |
| JPS5966167A (ja) | シヨツトキ−接合を有する半導体装置の製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61187277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPS5898968A (ja) | 半導体装置 | |
| JPH0441510B2 (ja) | ||
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPH0510820B2 (ja) | ||
| JPH0414497B2 (ja) | ||
| JPS6053074A (ja) | 半導体素子及びその製造方法 | |
| JPH1056137A (ja) | アナログポリキャパシター製造方法 | |
| JPH01102966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0141014B2 (ja) | ||
| JPH02244716A (ja) | 半導体装置の製造方法 | |
| JPH01158778A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) | ||
| JPS6182479A (ja) | 半導体装置の製造方法 |