JPH01273092A - 映像メモリ装置 - Google Patents
映像メモリ装置Info
- Publication number
- JPH01273092A JPH01273092A JP10134688A JP10134688A JPH01273092A JP H01273092 A JPH01273092 A JP H01273092A JP 10134688 A JP10134688 A JP 10134688A JP 10134688 A JP10134688 A JP 10134688A JP H01273092 A JPH01273092 A JP H01273092A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- memory
- crt
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 30
- 239000000872 buffer Substances 0.000 abstract description 6
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 22
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像メモリ装置に関し、特に抜き差し可能なメ
モリカードを実装することが出来る映像メモリ装置に関
する。
モリカードを実装することが出来る映像メモリ装置に関
する。
従来、 ＣＲＴ等の表示部分に使用されるドツト情報を
記憶するには映像専用のリードライト可能なメモリにＣ
ＲＴに表示させたいドラ）ｆｆ報を上位コントロール部
からパターンデータとして書込み。
記憶するには映像専用のリードライト可能なメモリにＣ
ＲＴに表示させたいドラ）ｆｆ報を上位コントロール部
からパターンデータとして書込み。
このデータｉ ＣＲＴコントローラ（ＣＲＴに垂直、水
平同期信号とビデオデータを送出する）の制御のもとに
ＣＲＴ側に送出していた。
平同期信号とビデオデータを送出する）の制御のもとに
ＣＲＴ側に送出していた。
このような映像メモリでは、該映像メモリがマイクロプ
ロセッサ（以下ＭＰＵと略す）側制御に移った場合、
ＣＲＴ画面は一時的にフリーな画面にカリ、次の画面が
転送されるまで待たなければならず、この動作は画面の
ちらつきとなって表われ目の不快となった。
ロセッサ（以下ＭＰＵと略す）側制御に移った場合、
ＣＲＴ画面は一時的にフリーな画面にカリ、次の画面が
転送されるまで待たなければならず、この動作は画面の
ちらつきとなって表われ目の不快となった。
また、ｆログラム上同−画面を表示する場合でも、 Ｍ
ＰＵの介在でメインメモリからダイレクトメモリ等のハ
ードウェアで転送される為、 ＭＰＵは他の処理ができ
なかった。
ＰＵの介在でメインメモリからダイレクトメモリ等のハ
ードウェアで転送される為、 ＭＰＵは他の処理ができ
なかった。
更に、一般放送等の画面データをコピーする場合、ビデ
オコーダ等の機器を用いて録画し９機器の機能により静
止画を表示させなければならないという問題点があった
。
オコーダ等の機器を用いて録画し９機器の機能により静
止画を表示させなければならないという問題点があった
。
本発明は従来のもののこのような問題点全解決した映像
メモリ装置全提供するものである。
メモリ装置全提供するものである。
本発明によると、 ＭＰＵの制御によりモードセットで
き且つＣＲＴ上のドツトデータが格納される映像メモリ
と対に設けられる複数個のＣＲＴコントローラと１着脱
可能なメモリカードが実装できるメモリカードインタフ
ェースと、前記メモリカードの実装によりカード上のメ
モリヲ映像メモリに置き替える手段を含むこと全特徴と
する映像メモリ装置が得られる。
き且つＣＲＴ上のドツトデータが格納される映像メモリ
と対に設けられる複数個のＣＲＴコントローラと１着脱
可能なメモリカードが実装できるメモリカードインタフ
ェースと、前記メモリカードの実装によりカード上のメ
モリヲ映像メモリに置き替える手段を含むこと全特徴と
する映像メモリ装置が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。図において
、１はＭＰＵデータバス（Ｄｏ−Ｄ７）、２はアドレス
バス、３はセンス信号、４はメモリリード信号。
、１はＭＰＵデータバス（Ｄｏ−Ｄ７）、２はアドレス
バス、３はセンス信号、４はメモリリード信号。
５はメモリライト信号、６はＭＰＵデータ・ぐス（Ｄｏ
−Ｄ１５）、７は映像信号、８は水平同期信号。
−Ｄ１５）、７は映像信号、８は水平同期信号。
９は垂直同期信号、１０は映像メモ！、Ｉ （ＶＲＡＭ
）用データバスラッチ、１１はカード用データバスラ
ッチ、１２はアドレスバスラッチ、１３はＶＲＡＭ用並
直変換器、１４はカード用並直変換器、１５は排他的Ｏ
Ｒ回路、１６はカードインタフェース。
）用データバスラッチ、１１はカード用データバスラ
ッチ、１２はアドレスバスラッチ、１３はＶＲＡＭ用並
直変換器、１４はカード用並直変換器、１５は排他的Ｏ
Ｒ回路、１６はカードインタフェース。
１７．１８．１９はデータバス双方向バッファ。
２０．２１はＣＲＴコントローラ、２２は入出力デコー
ダ、２３はＭＰＵセンスバッフ了、 ２４ ｆｄＶＲＡ
Ｍアドレスマルチゾレクサ、２５はカードアドレスマル
チプレクサ、２６は映像メモ！、Ｉ （ＶＲＡＭ） 。
ダ、２３はＭＰＵセンスバッフ了、 ２４ ｆｄＶＲＡ
Ｍアドレスマルチゾレクサ、２５はカードアドレスマル
チプレクサ、２６は映像メモ！、Ｉ （ＶＲＡＭ） 。
２７はメモリカード（ＣＡＲＤ） 、 ２８はリード／
ライト信号マルチゾレクサ、２９はＣＲＴクロック信号
、３０は入出力制御信号を表わしている。そして本発明
ではＣＲＴコントローラ２０．２１は映像メモリ（メモ
リカードを含む）対応に複数個設けられ、−また映像メ
モリの代シに着脱可能なメモリカード２７が実装できる
メモリカードインタフェース２６を有している。
ライト信号マルチゾレクサ、２９はＣＲＴクロック信号
、３０は入出力制御信号を表わしている。そして本発明
ではＣＲＴコントローラ２０．２１は映像メモリ（メモ
リカードを含む）対応に複数個設けられ、−また映像メ
モリの代シに着脱可能なメモリカード２７が実装できる
メモリカードインタフェース２６を有している。
次にその動作全説明すると、 ＣＲＴの表示制御を行う
ＣＲＴコントローラ２０．２１をＭＰＵ側からデータバ
ス（Ｄｏ〜Ｄ７）１．！ＩＩニアドレス７ぐス２を介し
てモードセラトラ行う。その後１２８に一々イトの映像
メモリ（ＶＲＡＭ ） ２６に画面データをセットした
い場合、マルチプレクサ切替信号ＣＸ’ｌ ’にノ′ｌ
“にして。
ＣＲＴコントローラ２０．２１をＭＰＵ側からデータバ
ス（Ｄｏ〜Ｄ７）１．！ＩＩニアドレス７ぐス２を介し
てモードセラトラ行う。その後１２８に一々イトの映像
メモリ（ＶＲＡＭ ） ２６に画面データをセットした
い場合、マルチプレクサ切替信号ＣＸ’ｌ ’にノ′ｌ
“にして。
ｖＲＡｌｖＩアドレスマルチグレクサ２４の入力ｉ Ｍ
ＰＵアドレスバス２のラッチ１２の出力側に切替える。
ＰＵアドレスバス２のラッチ１２の出力側に切替える。
これによｐ ＭＰＵから一画面分の表示ドツトデータ全
データバスバッファ１８を介して格納する。これと同様
にカード（ＣＡＲＤ）２７にデータを格納したい場合は
マルチプレクサ切替信号ＣＸ ２ ｙ、 ／／ １／／
にシテカードアドレスマルチグレクサ２５ ｆｆｉ Ｍ
ＰＵアドレスバスのラッチ１２の出力側にセットし、デ
ータバス双方向・クツ７７２９を介してデータ全書込む
・ ＣＲＴへの表示は各マルチプレクサ２４．２５ｋＣＲＴ
コントローラ２０．２１側に切替えてＣＲＴクロック信
号２９で同期されたアト・レスノぐス２（Ａ０〜Ａ ）
がラッチ回路１０．ｌｌｅ通って映像メモす（ＶＲＡＭ
） ２６又はカードインタフェース１６に出力される
様にする。このアドレスとＣＲＴコントローラ２０から
出力されるメモリリード信号ＲＤとで映像メモリ（ＶＲ
ＡＭ） ２６又はメモリカード（ＣＡＲＤ）２７からデ
ータが出力され、 ＶＲＡＭ並直変換器１３及びカード
用並直変換器１４で直列のドツトデータに変換され、排
他的ＯＲ回路１５で変換されて出力ＣＲＴ側に水平同期
信号８と垂直同期信号９と同期されて送出される。
データバスバッファ１８を介して格納する。これと同様
にカード（ＣＡＲＤ）２７にデータを格納したい場合は
マルチプレクサ切替信号ＣＸ ２ ｙ、 ／／ １／／
にシテカードアドレスマルチグレクサ２５ ｆｆｉ Ｍ
ＰＵアドレスバスのラッチ１２の出力側にセットし、デ
ータバス双方向・クツ７７２９を介してデータ全書込む
・ ＣＲＴへの表示は各マルチプレクサ２４．２５ｋＣＲＴ
コントローラ２０．２１側に切替えてＣＲＴクロック信
号２９で同期されたアト・レスノぐス２（Ａ０〜Ａ ）
がラッチ回路１０．ｌｌｅ通って映像メモす（ＶＲＡＭ
） ２６又はカードインタフェース１６に出力される
様にする。このアドレスとＣＲＴコントローラ２０から
出力されるメモリリード信号ＲＤとで映像メモリ（ＶＲ
ＡＭ） ２６又はメモリカード（ＣＡＲＤ）２７からデ
ータが出力され、 ＶＲＡＭ並直変換器１３及びカード
用並直変換器１４で直列のドツトデータに変換され、排
他的ＯＲ回路１５で変換されて出力ＣＲＴ側に水平同期
信号８と垂直同期信号９と同期されて送出される。
メモリカート（ＣＡＲＤ） ２７は映像メモリ（ＶＲＡ
Ｍ）２６と同容量のメモリヲ有し１着脱が可能な構造を
している。
Ｍ）２６と同容量のメモリヲ有し１着脱が可能な構造を
している。
カードインタフェース１６はアドレス及びデータックス
の他にＩＶＩＰＵよりカードの電源ダウンのセンス信号
ＢＣ、カードの準備可のセンス信号ＲＤＹ’を受け、ま
た入出力デコーダ２２よシカードの選択信号ＢＦ及びカ
ード状態セット信号ＣＤ’ｚ受けるようになっている。
の他にＩＶＩＰＵよりカードの電源ダウンのセンス信号
ＢＣ、カードの準備可のセンス信号ＲＤＹ’を受け、ま
た入出力デコーダ２２よシカードの選択信号ＢＦ及びカ
ード状態セット信号ＣＤ’ｚ受けるようになっている。
以上説明したように本発明は、映像メモリに代りにメモ
リカードインクフェースを付加することにより２着脱可
能カメモリカード上のデータ全ＣＲＴ上に表示させるこ
とが可能になり、 ＭＰＵの切替信号により任意に選び
出せる。これによりＭＰＵのサービス時間の低減９画面
データのコピー、カード上の画面データの他装置での作
成及び使用が可能になり、また、放送用ＣＲＴ回路に応
用することによりー時的に静止画面の登録及び表示が可
能に々る効果がある。
リカードインクフェースを付加することにより２着脱可
能カメモリカード上のデータ全ＣＲＴ上に表示させるこ
とが可能になり、 ＭＰＵの切替信号により任意に選び
出せる。これによりＭＰＵのサービス時間の低減９画面
データのコピー、カード上の画面データの他装置での作
成及び使用が可能になり、また、放送用ＣＲＴ回路に応
用することによりー時的に静止画面の登録及び表示が可
能に々る効果がある。
第１図は本発明の一実施例のブロック構成図である。
記号の説明：１はＭＰＵデータバス（Ｄｏ〜Ｄ７）。
２はアドレス・ぐス、３はセンス信号、４はメモリリー
ド信号、５はメモリライト信号、６はＭＰＵデータバス
（Ｄｏ−Ｄｌ、） 、 ７は映像信号、８は水平同期信
号、９は垂直同期信号、１０は映像メモリ（ＶＲＡＭ
）用データバスラッチ、１１はカード用データバスラッ
チ、１２ｆｄアドレスノぐスラッチ。 １３はＶＲＡＭ用並直変換器、１４はカード用並直変換
器、１５は排他的ＯＲ回路、１６はカードインクフェー
ス、１７，１８．１９はデータバス双方向バッフ−ｙ、
２０．２１はＣＲＴコントローラ、２２ハ入出力デコー
ダ、２３はＭＰＵセンスバッファ。 ２４はＶＲＡＭアドレスマルチプレクサ、２５はカード
アドレスマルチブレフサ、２６は映像メモリ（ＶＲＡＭ
） 、 ２７はメモリカード（ＣＡＲＤ） 、 ２８は
リード／ライト信号マルチゾレクサ、２９はＣＲＴクロ
ック信号、３０は入出力制御信号をそれぞれ表わしてい
る。
ド信号、５はメモリライト信号、６はＭＰＵデータバス
（Ｄｏ−Ｄｌ、） 、 ７は映像信号、８は水平同期信
号、９は垂直同期信号、１０は映像メモリ（ＶＲＡＭ
）用データバスラッチ、１１はカード用データバスラッ
チ、１２ｆｄアドレスノぐスラッチ。 １３はＶＲＡＭ用並直変換器、１４はカード用並直変換
器、１５は排他的ＯＲ回路、１６はカードインクフェー
ス、１７，１８．１９はデータバス双方向バッフ−ｙ、
２０．２１はＣＲＴコントローラ、２２ハ入出力デコー
ダ、２３はＭＰＵセンスバッファ。 ２４はＶＲＡＭアドレスマルチプレクサ、２５はカード
アドレスマルチブレフサ、２６は映像メモリ（ＶＲＡＭ
） 、 ２７はメモリカード（ＣＡＲＤ） 、 ２８は
リード／ライト信号マルチゾレクサ、２９はＣＲＴクロ
ック信号、３０は入出力制御信号をそれぞれ表わしてい
る。
Claims (1)
- １、マイクロプロセッサの制御によりモードセットでき
且つＣＲＴ上のドットデータが格納される映像メモリと
対に設けられる複数個のＣＲＴコントローラと、着脱可
能なメモリカードが実装できるメモリカードインタフェ
ースと、前記メモリカードの実装によりカード上のメモ
リを映像メモリに置き替える手段とを含むことを特徴と
する映像メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134688A JPH01273092A (ja) | 1988-04-26 | 1988-04-26 | 映像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134688A JPH01273092A (ja) | 1988-04-26 | 1988-04-26 | 映像メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01273092A true JPH01273092A (ja) | 1989-10-31 |
Family
ID=14298276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10134688A Pending JPH01273092A (ja) | 1988-04-26 | 1988-04-26 | 映像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01273092A (ja) |
-
1988
- 1988-04-26 JP JP10134688A patent/JPH01273092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5848105B2 (ja) | 表示装置 | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JPS5970376A (ja) | Ｃｒｔ表示画面のハ−ドコピ−装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPS648337B2 (ja) | ||
| JPH0399317A (ja) | 画像処理装置 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPS58102290A (ja) | 文字表示制御回路 | |
| JP2002132249A (ja) | 表示システム、表示装置及び表示方法 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPS6321211B2 (ja) | ||
| JPH04146483A (ja) | ディスプレイ制御装置 | |
| JPS60205584A (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPH0693761B2 (ja) | 映像信号処理装置 | |
| JPH0642133B2 (ja) | 表示装置 | |
| JPH04302024A (ja) | 画像表示装置 | |
| JPS62147482A (ja) | カ−ソル制御装置 | |
| JPS58205186A (ja) | 表示装置 | |
| JPH05108549A (ja) | メモリのアクセス方法 |