JPS598060A - マイクロ・プロセツサ - Google Patents
マイクロ・プロセツサInfo
- Publication number
- JPS598060A JPS598060A JP57117486A JP11748682A JPS598060A JP S598060 A JPS598060 A JP S598060A JP 57117486 A JP57117486 A JP 57117486A JP 11748682 A JP11748682 A JP 11748682A JP S598060 A JPS598060 A JP S598060A
- Authority
- JP
- Japan
- Prior art keywords
- written
- subroutine
- register
- contents
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロ・プロセッサのスタック・レジスタの
設定に関するものである。
設定に関するものである。
従来マイクロ・プロセッサのサブルーチンコール、及び
割り込み処理等で現在のプログラムカウンタの内容の退
避の必要が生じた時、専用のスタック・レジスタを設は
退避する方式と、データ記憶用ＲＡＭ内にスタック領域
を設はスタック・ポインタで指示された番地にプログラ
ム・カウンタの内容を退避する方式がとられていた。
割り込み処理等で現在のプログラムカウンタの内容の退
避の必要が生じた時、専用のスタック・レジスタを設は
退避する方式と、データ記憶用ＲＡＭ内にスタック領域
を設はスタック・ポインタで指示された番地にプログラ
ム・カウンタの内容を退避する方式がとられていた。
しかしながら前者の専用スタック・レジスタを設ける方
式では、サブルーチン、及び割り込みの多重化に際し制
限を設ける必要が生じる。何故ならば、専用であるので
あまり多く用意されても無１駄になる場合がある。従っ
て適当に少ないレベルに定める。ソフトプログラムによ
ってはサブルーチンを多発して組みあげた方が効率的な
場合が多く多重化の制限から非効率なノット・プログラ
ムを組まざるをえない場合が生じる欠点がある。
式では、サブルーチン、及び割り込みの多重化に際し制
限を設ける必要が生じる。何故ならば、専用であるので
あまり多く用意されても無１駄になる場合がある。従っ
て適当に少ないレベルに定める。ソフトプログラムによ
ってはサブルーチンを多発して組みあげた方が効率的な
場合が多く多重化の制限から非効率なノット・プログラ
ムを組まざるをえない場合が生じる欠点がある。
後者の場合にはスタック・ポインタて該ＲＡＭのアドレ
スを指定しＲＡＭ内にプログラム・カウンタの内容をス
タックする方式であり、スタック・ポインタは自動的に
デクリメントされ該ＲＡＭのアドレスは連続的に指定さ
れる。従って該ＲＡＭのスタック領域は連続的にあらか
じめ確保する必要があり、更には常に該ＲＡＭの読み出
し、書き込みのステップを経なければならず、マイクロ
・プロセッサの動作領域及び動作ステート数の増大から
消費電力の増大という欠点を有していた。
スを指定しＲＡＭ内にプログラム・カウンタの内容をス
タックする方式であり、スタック・ポインタは自動的に
デクリメントされ該ＲＡＭのアドレスは連続的に指定さ
れる。従って該ＲＡＭのスタック領域は連続的にあらか
じめ確保する必要があり、更には常に該ＲＡＭの読み出
し、書き込みのステップを経なければならず、マイクロ
・プロセッサの動作領域及び動作ステート数の増大から
消費電力の増大という欠点を有していた。
本発明は上記従来技術の欠点を除去し、少ないサブルー
チンで動作可能なソフト・プログラム、割り込みの少な
い、マイクロ・プロセッサのンステムに際しては最小限
の動作領域、動作ステート数で処理を行ない、サブルー
チン、割り込みの多重化に際しては必要に応じて機能を
行使し適用させ、任意のＲＡＭアドレスにスタックが可
能な／ステムを構成することを目的とする。
チンで動作可能なソフト・プログラム、割り込みの少な
い、マイクロ・プロセッサのンステムに際しては最小限
の動作領域、動作ステート数で処理を行ない、サブルー
チン、割り込みの多重化に際しては必要に応じて機能を
行使し適用させ、任意のＲＡＭアドレスにスタックが可
能な／ステムを構成することを目的とする。
以下本発明を図面に基すいて詳細に説明する。
第１図は従来方式のＲＡＭ内にスタック領域を設ける方
式であり、１１はＣＰＵ、１２はＲＡＭ、１６はデータ
・バス、１４はアドレス・バスである。プログラム・カ
ウンタ、スタック・ポインタ＆ｌＣＰＵ１１内に内蔵さ
れており、サブルーチン、及び割り込みごとにＲＡＭ１
２のアドレスが指定され退避データがＲＡＭに書き込ま
れる。
式であり、１１はＣＰＵ、１２はＲＡＭ、１６はデータ
・バス、１４はアドレス・バスである。プログラム・カ
ウンタ、スタック・ポインタ＆ｌＣＰＵ１１内に内蔵さ
れており、サブルーチン、及び割り込みごとにＲＡＭ１
２のアドレスが指定され退避データがＲＡＭに書き込ま
れる。
第２図は第１図同様専用スタック・レジスタのみが設け
られている場合の従来技術の例であり、２１はプログラ
ム・カウンタ、２２は専用スタック・レジスタ、２６は
４アドレス・バスである。
られている場合の従来技術の例であり、２１はプログラ
ム・カウンタ、２２は専用スタック・レジスタ、２６は
４アドレス・バスである。
サブルーチン、及び割り込みが実行されるとプログラム
・カウンタの内容が専用スタック・レジスタに書き込ま
れる。該専用スタック・レジスタが例えば、２レベルで
構成されていると、第１のスタック・レジスタ２２−１
の内容が第２のスタック・レジスタ２２−２に書き込ま
れ、プログラム・カウンタ２１の内容が第１のスタック
・レジスタ２２−１に書き込まれる。従って二重のサブ
ルーチン、及び割り込みが可能となり、それ以上の多重
化は不可能となる。但し二重処理まではＲＡＭアドレス
を指定することなく処理可能で非常に簡単にスタックす
ることが可能である。
・カウンタの内容が専用スタック・レジスタに書き込ま
れる。該専用スタック・レジスタが例えば、２レベルで
構成されていると、第１のスタック・レジスタ２２−１
の内容が第２のスタック・レジスタ２２−２に書き込ま
れ、プログラム・カウンタ２１の内容が第１のスタック
・レジスタ２２−１に書き込まれる。従って二重のサブ
ルーチン、及び割り込みが可能となり、それ以上の多重
化は不可能となる。但し二重処理まではＲＡＭアドレス
を指定することなく処理可能で非常に簡単にスタックす
ることが可能である。
第３図は本発明の一実施例で、専用スタック・レジスタ
６２が２レベルを有し、２レベル以上のスタック領域と
してＲＡＭ３３を使用する構成例であり、該ＲＡＭ３３
のアドレスはアドレス・バス６６を介して指定され、デ
ータはバス・バッファ６４を介してアドレスの送出と時
分割転送することによりデータ・バス６５かも書き込み
、読み出しされる。ここでアドレス・バス６６とデ タ
・バス６５は時分割転送により共有されるが単独に分離
して構成してあっても良く、共有化することにより配線
の節約がなされることはいうまでもない。例えばプログ
ラム実行中に於し・て、サブルーチン命令が実行される
と第１の専用スタック・レジスタ６２−１にプログラム
・カウンタ６１の内容が書き込まれ、プログラム・カウ
ンタ３１には次に実行するべきプログラム・アドレスが
書き込まれる。サブルーチンの多重化がなされずメイン
プログラムに復帰する場合に於いてはプログラムカウン
タ６１の書き込み、第１のスタック・レジスタ３２−１
の書き込み動作の簡単な処理で済む。
６２が２レベルを有し、２レベル以上のスタック領域と
してＲＡＭ３３を使用する構成例であり、該ＲＡＭ３３
のアドレスはアドレス・バス６６を介して指定され、デ
ータはバス・バッファ６４を介してアドレスの送出と時
分割転送することによりデータ・バス６５かも書き込み
、読み出しされる。ここでアドレス・バス６６とデ タ
・バス６５は時分割転送により共有されるが単独に分離
して構成してあっても良く、共有化することにより配線
の節約がなされることはいうまでもない。例えばプログ
ラム実行中に於し・て、サブルーチン命令が実行される
と第１の専用スタック・レジスタ６２−１にプログラム
・カウンタ６１の内容が書き込まれ、プログラム・カウ
ンタ３１には次に実行するべきプログラム・アドレスが
書き込まれる。サブルーチンの多重化がなされずメイン
プログラムに復帰する場合に於いてはプログラムカウン
タ６１の書き込み、第１のスタック・レジスタ３２−１
の書き込み動作の簡単な処理で済む。
次にサブル チンの二重化の場合について述べる。１番
目のサブル チン命令によって第１のスタック・レジス
タ６２−１にプログラム・カウンタ６１の内容が書き込
まれ、プログラム・カウンタ３１には次に実行すべきサ
ブルーチンの先頭アドレスが書き込まれ処理が実行され
る。
目のサブル チン命令によって第１のスタック・レジス
タ６２−１にプログラム・カウンタ６１の内容が書き込
まれ、プログラム・カウンタ３１には次に実行すべきサ
ブルーチンの先頭アドレスが書き込まれ処理が実行され
る。
該サブルーチンの処理中に２番目のサブルーチン命令が
ある場合にはあらかじめ専用命令に於（・てイミディエ
イト・データによってアドレスが指定されるｒｔＡＭ領
域に第２のスタック・レジスタ６２−２の内容を書き込
み、更に第１のスタック・レジスタ６２−１の内容を第
２のスタック・レジスタ６２−２に書き込む動作を行な
−た後サブルーチン命令を行ない、第１のスタック・レ
ジスタ３２−１にプログラム・カラ／り３１の内容を書
き込み、プログラム・カウンタ３１にはサブルーチンの
内のサブルーチンの次に実行すべきアドレスが書き込ま
れることになる。
ある場合にはあらかじめ専用命令に於（・てイミディエ
イト・データによってアドレスが指定されるｒｔＡＭ領
域に第２のスタック・レジスタ６２−２の内容を書き込
み、更に第１のスタック・レジスタ６２−１の内容を第
２のスタック・レジスタ６２−２に書き込む動作を行な
−た後サブルーチン命令を行ない、第１のスタック・レ
ジスタ３２−１にプログラム・カラ／り３１の内容を書
き込み、プログラム・カウンタ３１にはサブルーチンの
内のサブルーチンの次に実行すべきアドレスが書き込ま
れることになる。
すなわち第１のスタック・レジスタ３２−１の内容は２
番目のサブルーチンの戻り番地が書き込まれており、第
１のスタック・レジスタ３２−２には１番目のザブルー
チンの戻り番地が書き込まれて（・ることになる。更に
三重のサブルーチンが使用されて（・だとすれば１番目
のサブルーチンの戻り番地はｒｉＬＡＭ３３内に書き込
まれていることが知れる。ここでＩ（ＡＭ３３のアドレ
ス指定はイメディエイト・データによって指定されるの
で、空いている番地を選択して指定することが出来るの
で連続的に領域を確保する必要はない。
番目のサブルーチンの戻り番地が書き込まれており、第
１のスタック・レジスタ３２−２には１番目のザブルー
チンの戻り番地が書き込まれて（・ることになる。更に
三重のサブルーチンが使用されて（・だとすれば１番目
のサブルーチンの戻り番地はｒｉＬＡＭ３３内に書き込
まれていることが知れる。ここでＩ（ＡＭ３３のアドレ
ス指定はイメディエイト・データによって指定されるの
で、空いている番地を選択して指定することが出来るの
で連続的に領域を確保する必要はない。
以上の説明で明らかなように本発明によれば、割り込み
処理、サブルーチン処理等の多重化が必要としない場合
には簡単なプログラム・カウンタ６１とスタック・レジ
スタ６２の動作のみで可能で、多重化の場合にのみＲＡ
Ｍ３３の動作処理を行うというふうに使（・分けが可能
であり、マイクロプロセッサの効率的な実行処理が実現
出来、動作消費電力が節約されたマイクロ・プロセッサ
が構成される。
処理、サブルーチン処理等の多重化が必要としない場合
には簡単なプログラム・カウンタ６１とスタック・レジ
スタ６２の動作のみで可能で、多重化の場合にのみＲＡ
Ｍ３３の動作処理を行うというふうに使（・分けが可能
であり、マイクロプロセッサの効率的な実行処理が実現
出来、動作消費電力が節約されたマイクロ・プロセッサ
が構成される。
第１図はプログラム・スタック・レジスタをＲＡＭに設
けた場合の従来技術のブロック図、第２図はプログラム
・スタック・レジスタを専用レジスタとして設けた場合
の従来技術のブロック図、第３図はプログラム・スタッ
ク・レジスタを専用レジスタとＲＡ Ｍとに２段階に設
けた場合の本発明〕一実施例のブロック図である。 １１・・・ＣＰＵ １２．３３・・・・・Ｉｔ Ａ
Ｍ２１．６１・ プログラム・カウンタ ２２．６２ 専用スタック・レジスタ２２１．６２−
１・・・・第１の専用スタック・レジスタ ２２−２．３２−２ ・・第２の専用スタック・レジス
タ １６．２３．３５・・ データ・バス １４．３６・ アドレス・バス ６４・ バス・バノファ
けた場合の従来技術のブロック図、第２図はプログラム
・スタック・レジスタを専用レジスタとして設けた場合
の従来技術のブロック図、第３図はプログラム・スタッ
ク・レジスタを専用レジスタとＲＡ Ｍとに２段階に設
けた場合の本発明〕一実施例のブロック図である。 １１・・・ＣＰＵ １２．３３・・・・・Ｉｔ Ａ
Ｍ２１．６１・ プログラム・カウンタ ２２．６２ 専用スタック・レジスタ２２１．６２−
１・・・・第１の専用スタック・レジスタ ２２−２．３２−２ ・・第２の専用スタック・レジス
タ １６．２３．３５・・ データ・バス １４．３６・ アドレス・バス ６４・ バス・バノファ
Claims (2)
- （１） プログラム・カウンタの退避用スタック・レ
ジスタを有するマイクロプロセッサに於いて、該スタッ
ク・レジスタはプログラム・カウンタ専用スタック・レ
ジスタと汎用データ記憶用ＲＡＭの任意のアドレスにス
タック領域を持つ二段構成になっている事を特徴とする
マイクロプロセッサ。 - （２） 専用スタック・レジスタは２レベルヲ有すル
ことを特徴とする特許請求の範囲第１項記載のマイクロ
プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117486A JPS598060A (ja) | 1982-07-06 | 1982-07-06 | マイクロ・プロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117486A JPS598060A (ja) | 1982-07-06 | 1982-07-06 | マイクロ・プロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598060A true JPS598060A (ja) | 1984-01-17 |
Family
ID=14712899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117486A Pending JPS598060A (ja) | 1982-07-06 | 1982-07-06 | マイクロ・プロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225333A (ja) * | 1985-07-25 | 1987-02-03 | Nec Corp | マイクロコンピユ−タ |
| JPH0242133U (ja) * | 1988-09-16 | 1990-03-23 |
-
1982
- 1982-07-06 JP JP57117486A patent/JPS598060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6225333A (ja) * | 1985-07-25 | 1987-02-03 | Nec Corp | マイクロコンピユ−タ |
| JPH0242133U (ja) * | 1988-09-16 | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS598060A (ja) | マイクロ・プロセツサ | |
| JPH0523447B2 (ja) | ||
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP3149436B2 (ja) | マイクロプロセッサ | |
| JPH0462093B2 (ja) | ||
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH03241432A (ja) | 命令変換方式 | |
| JPS61150061A (ja) | プロセツサ結合方式 | |
| JPH0436604U (ja) | ||
| JPS6234269A (ja) | 割込み制御方式 | |
| JPS59142839U (ja) | プログラムの複写防止装置 | |
| JPH0498448A (ja) | マルチｃｐｕ用メモリシステム | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH0350245U (ja) | ||
| JPS6335139U (ja) | ||
| JPH02270058A (ja) | マイクロコンピュータ | |
| JPH02236656A (ja) | マルチプロセッサシステム | |
| JPS61231654A (ja) | 記憶装置 | |
| JPS61169938A (ja) | マイクロコンピユ−タ | |
| JPH05204866A (ja) | マルチｃｐｕシステムのデータ交換方式 | |
| JPS61285565A (ja) | 負荷分散形デ−タ処理装置 | |
| JPS6452064U (ja) | ||
| JPS6261149A (ja) | 割り込み制御方式 |