JPS59814A

JPS59814A - 交流スイツチ回路

Info

Publication number: JPS59814A
Application number: JP11042082A
Authority: JP
Inventors: 正人小林
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1982-06-25
Filing date: 1982-06-25
Publication date: 1984-01-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在される交流スイッチ回路に関
する。

先行技術では、負荷をオン、オフさせるための入力信号
のレベルが変化するタイミングによっては、オフ時検出
回路およびオン時検出回路の出力と入力信号とが一致す
ることが、２回生じるおそｎがあり、したがって誤動作
を生じるおそれがあった。

本発りＪは、上述の技術的課題全解決し、誤動作が生じ
ることを防止した交流スイッチ回路を提供することを目
的とする。

以下、図面によって本発明の詳細な説明する。

第１図は本発明の一実施例の電気回路図である。

交流電源１と負荷２とは、本件交流スイッチ回路に端子
３，４によって直列に介在される。端子３゜４ＶＣ接続
さ几るライン１３．１４間にに、ダイオード５と、その
ダイオード５に直列に接続される第１リレースイツチ６
とから成る直列回路が接続さ九る。この直列回路には、
第２リレースイツチ７が並列に接続される。また、ダイ
オード５には第３リレースイツチ８が並列に接続される
。

第１リレースイツチ６Ｖ′ｉ、第１ラツチングリレーＩ
　ＵＫ関連するものである。この第１ラツチングリレー
１０ｆｌ、いわゆる１巻線形ラッチングリレーであり、
゛リレーコイル５２を有する。このリレーコイル５２が
一時的に矢符５７の向きに励磁されると、第１リレース
イッチ６ｒｉ導通して、その場通状患を機械的に自己保
持する。捷たリレーコイル５２が一時的に反対の矢符５
８の向きに励磁されると、第１リレースイツチ６はオフ
状悪となってそのオフ状恵を自己保持する。

第１ラツチングリレー１０のリレーコイル５２を駆動す
るために第１１Ｊレ一駆動回路６１赤設けら几る。この
第１リレー駆動回路６１において半導体スイッチング素
子となるトランジスタＴ　Ｒ１およびトランジスタＴＲ
２は直列接続され、そｎ。

らの接続点５３け＠１ラッチングリレーｌＯ１のりレー
コイル５２の一方端子に接続される。トランジスタＴＲ
３とトランジスタＴＲ４とは直列接続さｎｌ、それらの
接続点５４はリレーコイル５２の他方端子に接続される
。

接続点５３　、５４聞にはリレーコイル５２の逆起′重
力防止用としてツェナダイオード５９．６０が相互に逆
方向に直列に接続される。

ＡＮＤゲートＧ３の出力は反転用のトランジスタＴＲ５
のベースに与えられるとともに、前述のトランジスタ’
１’　Ｒ４のベースに与えられる。トランジスタＴＲ５
のコレクタケ、トランジスタＴＲ１のベースに接続され
る。ＡＮＤゲートＧ４の出カニ、トランジスタ′ｒＲ６
のベースニ与工らｔ’Ｌルとともに、トランジスタＴＲ
２のベースに与、ｔら几る。トランジスタＴＲ６のコレ
クタけ、トランジスタＴＲ３のベースに接続される。

ＡＮＤゲートＧ３の出力がハイレベルになると、トラン
ジスタＴＲ４，ＴＲ５が導通し、トランジスタＴＲＩは
導通する。ＡＮＤゲートＧ４の出力はローレベルであり
、したがってトランジスタＴＲ２，ＴＲ６が遮断してい
る。そのためトランジスタＴＲ３が遮断している。こう
してトランジスタＴＲ１、接続点５３、リレーコイル５
２、接続点５４、およびトランジスタＴ　Ｒ４を通る電
流経路が形成さｎ、リレーコイル５２には矢符５７の書
間に電流が流ｎる。そのため第１リレースイツチ６が導
通して自己保持される。

ＡＮＤグー）Ｇ４からの出力がハイレベルとなったとき
ＶＣは、トランジスタＴＲ２，ＴＲ６が導通し、トラン
ジスタＴＲ３が導通スる。ＡＮＤゲ−）Ｇ３の出力は、
ローレベルでありトランジスタＴＲ４，ＴＲ５が遮断し
、トランジスタＴＲＩが遮断している。こうしてトラン
ジスタＴ　Ｒ３、接続点５４、リレーコイル５２、接続
点５３および、トランジスタＴＲ２を通る電流経路が形
成さｎ−、リレーコイル５２には上記とは逆方向の矢符
５８方向の励磁電流が流−れる。こｔ′ＬＶＣよ′つて
第１リレースイツチ６が遮断して自己保持される。

第２リレースイツチ７に関連する第２ラツチングリレー
１１も第１ラツチングリレー１０と同様に１巻線形ラッ
チングリレーであり、そのリレーコイル６２をＵ＊Ｊす
るための＠２リレー駆動回路６３が設けられる。この第
２リレー駆動回路６３は第１リレー駆動回路６１と同様
に構成され、トランジスタＴＲ７〜ＴＲ１２と１、ツェ
ナダイオ−）’６８．６９とを含み、トランジスタＴＲ
Ｉ　Ｌ）　。

Ｔ　Ｒ１１のヘ−ス［ｉｊ　Ａ　Ｎ　ＤゲートＧ５の出
力が与えら几、またトランジスタＴＲ８，ＴＲ１２のベ
ースにｆｄＡＮＤゲートＧ６の出力が与えられる。

ＡＮＤゲート６５の出力がハイレベルに々ると、トラン
ジスタＴＲｌ０．ＴＲＩＩが塀通し、トランジスタＴＲ
７１１−を導通する。ＡＮＤゲートＧ６の出力はローレ
ベルであり、したがってトランジスタ７１’Ｒ８，ＴＲ
１２が遮断している。そのためトランジスタＴ　Ｒ９が
遮断している。こうしてトランジスタＴＲ７、接続点６
４、リレーコイル６２、接続点６５およびトランジスタ
ＴＲ１（１−通る電流経路が形成さｎ、リレーコイル６
２Ｖｃは矢符６６の方向に電流が流れる。そのため第２
リレースイツチ７が導通して自己保持される。

ＡＮＤゲー１−Ｇ６からの出力がハイレベルとなったと
きＶＣ汀、トランジスターＩ”　Ｒ８、Ｔ　Ｒ１２が瑯
通し、トランジスタＴ　Ｒ９が導通する。ＡＮＤゲート
Ｇ５の出力はローレベルであり、トランジスタＴＲｌ０
．ＴＲＩＩが遮断し、トランジスタＴ　Ｒ７が遮断して
いる。こうしてトランジスタ′ｒＲ９、接続点６５、リ
レーコイル６２、接続点６４およびトランジスタＴＲ８
を通る′−電流経路形！戊され、リレーコイル６２には
上記とは逆方向の矢符６７方回の励磁電流が流れる。こ
ｔｌ、によって第２リレースイツチ７が遮断して自己保
持さ几る。

第３リレースイツチ８に関連する第３ラツチングリレー
１２も第１および′％２ラッチングリレー１０．１１．
！：同様に１巻線形ラッチングリレーであり、そのリレ
ーコイル７０を駆動するための第３リレー駆動回路７１
が設けられる。この第３リレー駆動回路７１は第１およ
び第２リレー駆動回路６１．６２と同様に構成され、ト
ランジスタＴＲ１３〜ＴＲ１８と、ツェナダイオード７
２，７３とを含む。トランジスタＴＲ１６，ＴＲ１７の
ベースにはＡＮＤグー）Ｇ７の出力が与えられ、またト
ランジスタＴＲ１４，ＴＲ１８のペニスにはＡＮＤゲー
）Ｇ８の出力が与えられる。

ＡＮＩＪゲートＧ７の出力がハイレベルになると、トラ
ンジスタＴＲ１６，′ｒＲ１７が導通し、トランジスタ
ＴＲ１３は導通する。ＡＮＤゲー）Ｇ８の出力はローレ
ベルであり、したがってトランジスタＴＲ１４，ＴＲ１
８が遮断している。そのためトランジスタＴＲ１５が遮
断している。こうしてトランジスタＴＲ１３、接続点７
４．リレーコイル７０、接続点７５およびトランジスタ
ＴＲｌ６を通る電流経路が形成さｎ、リレーコイル７０
にに矢符７６の方向に電流が流れる。そのため第３リレ
ースイツチ８が導通して自己保持さｎる。

ＡＮＤゲートＧ８からの出力がハイレベルとなったとき
には、トランジスタＴＲ１４，ＴＲ１８が導通し、トラ
ンジスタＴＲ１５が導通ずる。ＡＮＤゲートＧ７の出力
はローレベルであり、トランジスタＴＲ１６，ＴＲＬ７
が遮断し、トランジスタＴＲ１３が遮断している。こう
してトランジスタＴＲ１５、接続点７５、リレーコイル
７０、接続点７４およびトランジスタ１’　Ｒ１４を通
る電流経路が形成され、リレーコイル７０には上記とは
逆方向の矢符７７方向の電流が流ｎ、る。こｆｌＶＣよ
って第３リレースイツチ８が遮断して自己保持される。

リレーコイル５２，６２．７０に仇ｎ、る電流が遮断す
るとき、そのリレーコイル５２．６２．７０に供給電圧
Ｖｃｃｔ超える電圧が発生し、トランジスタＴＲｌ−Ｔ
Ｒ１８’（ｆ−破壊しないためにツェナダイオ−）？５
９，６０，６８，６９，７２．７３が設けらｔ′Ｌ石。

各端子１００Ｋに供給電圧ＶＣＣが与えられる。ここで
ツェナダイオーＦ５９，６０．６８，６９，７２．７３
のプレーフグクン電圧は供給電圧Ｖｃｃの電圧を超える
値であり、かつトランジスタＴ　Ｒ１〜ＴＲ１８が破壊
すル電圧未満の値である。

ＡＮＤゲー）６３〜Ｇ８の出力がハイレベルからローレ
ベルにそ几ぞ几変化すると、リレーコイル５２．１１２
　、７０にμ逆起電力が発生する。このときリレ−コイ
ル５２→接続点５３→ツェナグイＡ−ド５９→ツェナダ
イオード６０→接続点５４→リレーコイル５２、リレ−
コイル６２→接続点６４→ツェナダイＡ−ドロ８→ツ工
ナダイオード６９→接続点６５→リレーコイル６２、リ
レ−コイル７０→接続点７４→ツェナダイオ−Ｉ！７２
→ツェナグイオーＦ７３→接続点７５→リレーコイル７
０、あるいにその逆の方間に電流が流れ、ツェナダイオ
ード５９Ｉ６０Ｉ６８．６９，７２゜７３はブレークダ
ウンする。ツェナダイオード５９．６０．６ｇ、６９，
７２．７３がブレークダウンすることによって逆起電力
が吸収さ几、したがってトランジスタ′ｒＲ１〜ＴＲ１
８が破壊されることはない。

オフ時検出回路１６Ｖｃおいて、第２リレースイツチ７
と並列に、抵抗１７とトランス１８の１次巻線１８ａと
から収る直列回路が接続される。゛トランス１８の２次
巻線１８ｂＶｃけ並列に、コンデンサ１９、ダイオード
２０．２１が接続される。

なおダイオード２０．２１は相互に逆方回Ｉｌｃ接続さ
れている。コンデンサ１９およびダイオード２Ｕ、２１
’＆介するトランス１８の出力は、矩形波成形回路２２
に入力される。この矩形波成形回路２２からの正の矩形
パルス出力は、オフ時検出出力として正または負の一方
の半周期毎に導出される。このオフ時検出パルスｉｄ、
ＡＮＤゲートＧ９および反転回路２３から成る立ち上り
微分回路２４に与えられる。この立ち上り微分回路２４
からの出力は遅延回路ＤＬＩを介してラインｌ！ｌに与
えら几る。

端子３と第１リレースイツチ６の接続点との間のライン
１３Ｖｃは、変流器２５が設けられる。この変流器２５
の出力は、オン時検出回路２６Ｖｃ入力される。オン時
検出回路２６は、前述のオフ時検出回路１６と同様に、
コンデンサ２７、ダイオード２８．２９および矩形波成
形回路３０を含む。

オフ時検出回路２６からの正のパルスは、ＡＮＤデー）
ＧＩＵおよび反転回路３１から成る立ち上り微分回路３
２、ならびに揮延回路ＤＬ２を介して、オン時検出出力
として正または負の一力の半周１す１毎に出力される。

ライン／ｌ　、！！２を介する信号は、制御回路３３ｖ
ｃ設けら几たＡＮＤゲートＧｌ、Ｇ２の一方の入力に与
えら几る。またＡＮＤゲー）Ｇｌ、Ｇ２の各能力の入力
Ｋ［、信号制御回路３４のＡＮＤゲートＧ１５．Ｇ１６
の入力が個別に与えらｎ−る。

ＡＮＤゲートＧｌ、Ｇ２の出力にＯＲゲートＧＩＩＫそ
几ぞｔ′１．与えら）１．る。このＯＲゲートＧｌｌの
出力は、単安定回路３５Ｖｃ与えられるとともに（ＪＲ
ゲー）Ｇ１４’を介して単安定回路３６１Ｃ４えらｆＬ
る。

単安定回路３５の出力ｒｉ　Ａ　Ｎ　ＤゲートＧ３．Ｇ
８ＶＣ与えられるとともに、反転回路４８を介してＡＮ
Ｉ）ゲートＧ４．Ｇ７および微分回ｌ＠３７に与えられ
る。この微分回路３７は反転回路３８およびＡＮＩ）ゲ
ートＧｌ　２から成る。微分回路３７の出力は、ＯＲゲ
ートＧ１４Ｖｃ与えられるとともに、単安定回路３９に
与えられる。単安定回路３９の出力はＡＮＤゲートＧ　
５　、　Ｇ　６Ｖｃ（ｎぞｎ６与えられるとともに、反
転回路４ＵＶｃ与えら几る。この反転回路４０の出力は
反転回路４１およびＡＮＤゲートＧｌ　３から収る微分
回路４２を介してＯＲゲー）Ｇ１４Ｖｃ与えられる。ま
た反転回路４０の出力はＡＮＤゲー１−Ｇ４．Ｇ７ｖｃ
それぞれ与えられる。単安定回路３６の出力は、ＡＮＤ
ゲー１−Ｇ３　、Ｇ４．Ｇ５　、Ｇ６　、Ｇ７．Ｇ８ｖ
Ｃそれぞｎ与えられる。

信号制御回１＠３４Ｖｃｉｊ、オン動作信号またはオン
動作信号を入力するための入力端子４３が接続される。

この入力端子４３からの信号は、ＡＮＤゲートＧ３．Ｇ
５．Ｇ７にそ几ぞ几与えら几るとともに、Ｎ　ＯＲゲー
トＧ１９の一方の入力、反転回路４４、およびＡＮＤゲ
ー）Ｇ１５．Ｇ１８の一方の人力に与えらｎる。反転回
路４４の出力は、Ｎ　ＯＲゲートＧ１９の他方の入力お
よびＡＮＤゲ−１Ｇ１ｇの他方の入力にそれぞｔ′Ｌ与
えられるとともに、ＡＮＤゲートＧ８に与えられ、さら
にＡＮＤゲートＧ１６の一方の入力に与えられる。ＮＯ
ＲゲートＧ１９およびＡＮＤゲート０１８の出力はＯＲ
ゲー）Ｇ１７を介して単安定回路４５に与えられ、単安
定回路４５の出力［ＡＮＤゲートＧ１５．Ｇ１６の他方
の入力にそれぞれ与えられる。さらＩＣＡＮＤゲート６
１５の出方ＨＡＮＤゲートＧＩＫ与えられ、ＡＮＤゲー
）Ｇ１６（ｉ’）出方はＡＮＤグー）Ｇ２に与えられる
。なお、ＡＮＤゲート６１８および反転回路４４に立ち
上り微分回路４６１に構成する。またＮＯＲゲー）Ｇｌ
　９および反転回路４４は立ち下り微分回路４７を構成
する。

第２図を参照して動作を説明する。交流電源ｌから端子
３に向けて第２図１１１に示す電圧波形を有する交流電
力が供給されている。第１、第２および第３リレースイ
ツチ６．７．８が遮断している状態でハ、トランス１８
の２次巻線１８ｂには電圧波形の各周期毎に誘起電圧が
生じ、ダイオード２０．２１の働きによって第２図（２
）で示すごとく順書間電圧降Ｆ分以上の電圧がカットさ
れた波形の信号が矩形波成形回路２２に与えられる。矩
形波成形回路２２からは第２図（３）で示す波形のオフ
時検出信号が導出される。このオフ時検出信号は、トラ
ンス１８の出力が負荷電源に対して進み位相となってい
ることから、同様に進み位相となっている。そこで立ち
上り微分回路２４によってｇＩ；２図（４）で示すごと
く、前記オフ時検出信号の立ち上りに応じて正のタロツ
クパルスが発生されいさらに第２図１５１で示すように
、遅延回路ＬＩＬＩによって時間Ｔ１だけ遅延させる。

それによって電圧波形の正の位相に同期したタロツクパ
ルスが得られる。以後、このクロックパルスケオンパル
スト呼ぶことにする。なお、立ち上り微分回路２４Ｖｃ
代えて、論理的手段を用いてもよい。前記オンパルスＨ
５ＡＮＤゲー）Ｇｌの一方の入力に与えらｎる０このような状ねで、入力端子４３に与えらｉＬる信号が
第２図（６）で示すように時刻ｔ１においてローレベル
からハイレベルになったとする“。このような入力信号
の立ち上りに同期して立ち上り微分回路４６からは第２
図（７）で示すようなタロツクパルスが導出さｆｌ、Ｏ
Ｒゲー）Ｇ１７を介して単安定回路４５Ｖｃ与えられる
。このタロツクパルスの入力に応じて単安定回路４５か
らは第２図（８）で示すように、パルス幅ｗ４のパルス
が出力される。

このパルス幅Ｗ４は負荷電源の１サイクルに対応した値
に選ばれている。このパルス幅Ｗ４のパルスハ入力信号
がハイレベルからローレベルトナラたときも発生するの
で、ＡＮＤゲー）Ｇ１５で入力信号との論理積により、
第２図（９）で示すようにパルス幅Ｗ４のパルスをＡＮ
Ｄゲー）Ｇｌ（７）Ｑカの入力に与える。そのため、Ａ
ＮＤゲートＧｌからは、第２図（１０）で示すように、
オンパルスに対応したクロックパルスが出力される。し
かも、パルス幅Ｗ４が交流電源の１周期に対応して選ば
ｎているので、前記クロックパルスは単１回だけ出力さ
れることになり、県動作が防止される。

ＡＮＤグー）Ｇｌからのタロツクパルスは単安定回路３
５に与えられるとともＶＣＯＲゲートＧ１４を介して単
安定回路３６に与えられる。単安定回路３５では、前記
クロックパルスの入力ＶｃＪ５じて第２図（１υで示す
ようにパルスＩＩ＠Ｗｌのパルスを出力する。このパル
ス幅ｗ１は、交流電源のほぼ半サイクルに対応する値に
選ばれており、この値は第１リレースイツチ６が導通し
てから第２リレースイツチ７が導通するまでの時間に対
応する。

単安定回路３５の出力けＡＮＤゲートＧ３　、Ｇ８に与
えられるとともに、反転回路４８で８２図（ｌ々で示す
ように反転される。この反転回路４８からの反転信号は
、ＡＮＤゲー）Ｇ４．６７に与えられるとともＶｃｆＩ
ｃ分回路３７Ｖｃ与えられ、微分回路３７からは反転信
号の立ち上りに同期して正のクロックパルスが出方され
る。なお微分回路３７Ｖｃ代えて論理手段を用いてもよ
い。前記圧のクロックパルスはＯＲゲートＧ１４ｉ介し
て単安定回路３６Ｖｃ与えられるとともに、単安定回路
３９に与えられ、単安定回路３９からは第２図（国で示
すよ’）　Ｉｃ　、／＜　／Ｌ／ス幅Ｗ３のパルスが導
出サレル。このパルス幅Ｗ３ｆ′ｉ交流電源のほぼ半サ
イクルに対応した値に選ばれ、この値は第２リレースイ
ツチ７が導通してから第３リレースイツチ８が導通する
までの時間に対応している。

単安定回路３９の出力は、ＡＮＤゲートＧ５゜Ｇ６Ｖｃ
入力されるとともに、反転回路４ｏを介してＡＮＤゲー
トＧ４、微分回路４２およびＡＮＤゲートＧ７Ｖｃ−！
８ｇ−見られる。微分回路４２からは、反転回路４０の
出力の立ち上り時すなわち単安定回路３９の立ち下り時
に対応して正のタロツクパルスが導出され、その正のク
ロックパルス１ｄＯＲゲートＧ１４に与えらｎ、る。し
たがってＯＲゲートＧ１４には、第２図１１ＵＩで示す
ＯＲゲートＧｌｌからのタロツクパルス、単安定回路３
５からのパルスの立ちＦりに同期したタロツクパルス、
および単安′ボ回路３９からのパルスの立ち上りに周期
したタロツクパルスか与えられることになり、３つの時
系列に対応したクロックパルスが単安定回路３６に与え
らｎることになる。その結果、単安定回Ｗ！３６からは
、第２図（１４１で示すように、各時系列に対応してパ
ルス幅Ｗ２を有する３つのパルスが出力される。このパ
ルス幅Ｗ２は、＠１、第２および第３リレースイツチ６
．７．８の動作時間以上の値に選ばれており、しかもＷ
ｌ）Ｗ２でありかつＷ３　）Ｗ２１Ｃ選ばｎ、でいる。

この弔安定回路３６．７）出力ＨＡＮＤゲートＧ　３〜
Ｇ　５ＶＣ−ｔｎ−ぞｎ与えられる。

ＡＮＤゲート６３〜Ｇ８は、単安定回路３６の出力を各
リレースイッチ６〜８のオンぢフ信号に選別している。

先ず、第１リレースイツチ６Ｖｃ関して、ＡＮＤグー）
Ｇ３Ｖｃは、入力端子４３からの入力信号、単安定回路
３５の出力および単安定回路３６の出力が与えらｎてい
る。したがって第２図（１６）で示すように、ＡＮＤゲ
ー）Ｇ３の出力は単安定回路３６の出力がハイレベルで
ある時間だけハイレベルとなる。またＡＮＤゲー）Ｇ４
には単安定回路３５の出力が反転回路３６で反転されて
与えられているのでローレベルである。したがって、前
述のように第１リレー駆堂回路６１でけ、ＡＮＤゲー）
Ｇ３の出力がハイレベルとなるのに応じてリレーコイル
５２Ｖｃ＃−を矢符５７の方向に電流が流れ、第１リレ
ースイツチ６が導通して自己保持される。しかも、第１
リレースイツチ６が導通するのは、第２図１２１で示す
ように、ダイオード５が逆方向バイアスとなるとき１、
すなわち交流電源の負の位相のときである。

第２リレースイツチ７に関して、ＡＮＤゲートＧ５の出
力は第２図１２１ｃ設すように単安定回路３６の出力が
２回目にハイレベルとなるときに７１イレベルとなり、
それに応じてリレーコイル６２には矢符６６の方向に電
流が流れ、第２リレースイツチ７が導通して自己保持さ
れる。しかも第２リレースイツチ７が導通するのは、第
２図１９）で示すようにダイオード５が順方向バイアス
となるとき、すなわち交流電源の正の位相となるときで
ある。

第３リレースイツチ８に関して、ＡＮＤゲートＧ７の出
力は第２図（１７）で示すように、単安定回路３６の出
力が３回目にハイレベルとなるときにハイレベルとなり
、そｎ−ＶＣ応じてリレーコイル７０に矢符７６の方向
に電流が流れ、第３リレースイツチ８が導通して自己保
持される。しかも第３リレースイツチ８が導通するのは
、第２図側で示すように、ダイオ−、ド５が逆方向バイ
アスとなるとき、すなわち交流電源の負の位相となると
きである。

このようにして、電力付勢時ＶＣｉｄ、第１リレースイ
ツチ６、第２リレースイツチ７および第３リレースイツ
チ８の順に導通する。しかも第１および第３リレースイ
ツチ６．８は交流電源の負の位相で導通し、第２リレー
スイツチ７Ｖｉ交流電源の正の位相で導通するので、無
アーク状態での電力付勢が達成さ九る〇上述のごとき電力付勢に応じて、第２図１２１）で示す
ごとき負荷電流が流れる。々お第２図１２１おいて斜線
で示す部分はダイオード５に流れる。この負荷電流はト
ランス１８の１次巻線１８ａｉｃｆｆｆｉｎず、したが
って２次巻線１８ｂＶｃげ起電力が発生しない。変流器
２５Ｖｃ発生した出力は、第２図１２４で示すようにダ
イオ−Ｆ２８．２９＆？：よって順方向電圧降下分だけ
カットされて、矩形波成形回路３０に入力される。この
矩形波成形回路３０から出力された第２図＋２３１で示
す波形のパ火スの立ち上りＶＣ応じて、微分回路３２か
らは第２図シ燭で示すクロックパルスが出カキれ、さら
に遅延回路ＤＬ２　テ時間Ｔ　２だけ遅延されたタロツ
クパルスが第２図（２５）で示すようにラインＩ！２Ｖ
ｃ出力される。このようにして、負荷電流の正の位相に
同期したタロツクパルス（以丁、これをオフパルスと言
つ）がライン１２からＡＮＤゲー）Ｇ２の一方の入力に
与・えら几る。

このような状床における時刻ｔ２で入力端子４３への入
力信号がハイレベルからローレベルニ変化したとする。

このよう々入力信号の変化に応じて、立ち下り微分回路
４７からは正のクロックパルスが第２図１７）で示すよ
うに単安定回路４５に与えられ、単安定回路４５からは
パルス幅Ｗ４の正のパルスが第２図（８）で示すように
ＡＮＤゲートＧ１５、Ｇ１６１Ｃ４えらｆ′Ｌ小。ＡＮ
ＤゲートＧ１６Ｖ′ｃｖｉ反転回路４４で反転された出
力が与えられているので、ＡＮＤゲートＧ１６から＆″
ｉ第２図（２６１で示すパルスがＡＮＤゲートＧ２Ｖｃ
与えられる。そのためＡＮＤゲー）Ｇ２からは第２図シ
θで示すように、入力信号がハイレベルからローレベル
Ｋｉ化してから唯一のオフパルスがＯＲゲート６１１を
介して単安定回路３５ｖｃ与えられるとともに、ＯＲゲ
ートＧｌｌ、Ｇ１４を介して単安定回路３６Ｖｃ与えら
れる。そのため単安定回路３５からは、第２図（ＩＩ（
で示すようにパルス［Ｗｌのパルスが出力さ几、第２図
曹で示すように反転さ几て、ＡＮＤゲートＧ４．Ｇ７に
与えられるとともに立ち上り微分回路３７に与えられる
。立ち上り微分回路３７からの正のタロツクパルスＨＯ
ＲゲートＧ１４に与えられるとともに単安定回路３９Ｖ
ｃ与えらｎる。したがって、単安定回路３６からは、前
述の電力付勢時と同様ｉ’コ、３つの時系列に対応した
パルス１％Ｗ２の３つのパルスが第２図（Ｈで示スヨう
に出力され、ＡＮＤゲート６３〜ＧＢに与えられる。

先ず第３リレースイツチ８１Ｃ１ｌＪ連して、ＡＮＤゲ
ートＧ８には、入力端子４３からの信号を反転回路４４
で反転した信号、単安定回路３５の出力および単安定回
＃！Ｉ３６の出力が与えられている。

したがって、第２図図で示すように、ＡＮＤゲー）Ｇ８
の出力は、単安定回路３６からの１回目のパルスに対応
してハイレベルとなり、七ｆＬＶｃ応じて第３リレー１
枢動回路７１におけるリレーコイル７０に矢符７７の方
向ＶＣ電流が流れる。したがって第３リレースイツチ８
か遮断する。しかも第３リレースイッチ８Ｖ′ｉ第２図
シ（２）で示すよりに、ダイオード５が遮断状愚のとき
、すなわち負荷電流の負の位相のときに遮断する。

第２リレースイツチ７に関して、ＡＮＤゲート６６には
、反転回路４４で反転さｎた入力信号、単安定回路３９
の出力および単安定回路３６の出力が与えられている。

したがって第２図四で示すように、ＡＮＤゲー）Ｇ６の
出力は、単安定回路３６からの２回目のパルスに対応し
てハイレベルきなり、そｔ′Ｌ、ＶＣ応じて第２リレー
駆動回路６３におけるリレーコイル６２に矢符６７の方
間に１流が流れる。したがって第２リレースイツチ７が
遮断する。しかも第２リレースイツチ７に、第２図α９
）で示すように、ダイオード５が導通状態のとき、すな
わち負荷電圧の正の位相のときに遮断する。

さらに、＠１リレースイッチ６Ｖｃ関して、ＡＮＤゲー
）Ｇ４には、反転回路３６の出力、反転回路４０の出力
、反転回路４４の出力および単安定回路３６の出力が与
えら几ている。したがってＡＮＤゲー）Ｇ４の出力は、
第２図ｔ（へ）で示すように、単安定回路３６０３回目
のパルスに応じてハイレベルとなり、そｔ′Ｌ、ＶＣよ
って第１１Ｊレ一駆仙回路６１におけるリレーコイル５
２に矢符５８の方向に電流が流ｎる。したがって第１リ
レースイツチ６が遮断する。しかも第１リレースイツチ
６ｅゴ、′第２図（１８１で示すように、ダイオード５
が遮断状晧のとき、すなわち負荷電流の負の位相のとき
ＶＣ遮断する。

このようにして、電力消勢時ＶＣは、第３リレースイツ
チ８、第２リレースイツチ７および第１リレースイツチ
６の１頃ＶＣ遮断する。しかも第１および第３リレース
イツチ６ｊ８は負荷電流の負の位相で遮断し、第２リレ
ースイツチ７は負荷電流の正の位相で遮断するので、無
アーク状態での電力消勢が達成される。

電力消勢が達成されると、変流器２５ＶｃＶｉ出力力発
生せス、トランス１８の出力が生じることになる。

上述のごとく本発明によれば、入力信号は、その入力信
号の立ち上りあるいは立ち下りに応じて交流電源の１周
期に対応するパルスを導出する信号制御回路を介して９
η１および第２のゲートに与られるので、誤動作の生じ
ることが防止される。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２図Ｖｉ制
作を説明するだめのタイミングチャートである。１・・・交流電源、２・・・負何、５・・・ダイオード
、６・・・第１リレースイツチ、７・・・第２リレース
イツチ、１６・・・オフ時検出回路、２６・・・オン時
検出回路、３４・・・信号制御回路、４３・・・入力端
子代理人　　　弁理士　西教圭一部

Claims

【特許請求の範囲】交流電源と負荷との直列回路に第１リレースイツチおよ
びダイオードから成る直列回路、ならびに第２リレース
イツチを並列に接続し、電力付勢時には交流電源の電圧
波形がダイオードの逆方向の半周期において第１リレー
スイツチを導通し、遅れて第２リレースイツチをダイオ
ードの順方向の半周期において導通し、電力消勢時には
前記電圧波形がダイオードの〕順方向の半周期で第２リ
レースイツチを遮断し、Ｍれでダイオードの逆方向の半
周期で第１リレースイツチを遮断するようにした交流ス
イッチ回路において、ＮｆＪ記第１１第２リレースイッチのオフ時における交
流′＠源と負荷との直列回路の電気的変化を検出して正
または負の一方の半周期毎に矩形波を出力するオフ時検
出回路をなし、このオフ時検出回路の半周期毎の出力と
負荷をオンさせる入力信号との一致によって出力する第
１のゲー）　ｆ、ｙ７なし、このゲート出力は前記第１
のリレースイッチをダイオードの逆方向電圧のときオン
動作させるために必要上する第１のリレー駆１１回路の
制御Ｇ１号とし、さらにこの第１のリレースイッチがオ
ン動作した後であってダイオードの順方向電圧のとき前
記第２のリレースイッチをオン動作させるために必要と
する第２のリレー駆動回路との制御信号とし、次に前記
第１１第２のリレースイッチのオン時における交流電源
と負荷との直列回路の電気的変化を検出して正またに負
の一方の半周期毎に出力するオン時検出回路をなし、こ
のオン時検出回路の半周期毎の出力と負荷をオンさせる
入力信号との一致によって出力する第２のゲートをなし
、このゲート出力は前記第２のリレースイッチをダイオ
ードの順方向′屯圧のときオフ動作させるために必要と
する第２のリレー駆動回路の制御信勺と、さらにこの第
２のリレースイッチがオフ動作した後であってダイオー
ドの逆方向電圧のとき＠１のリレースイッチをオフ動作
させるために必いとする第１のリレー駆動回路の制御信
号とし、前記入力信号を、その立ち上りあるいは立ち丁
りに応じて交流電源の１周期に対応するパルスを導出す
る（ａ号制御回路を介して、ｇＩＪ記第１および第２の
ゲートに与えることを特徴とする交流スイッチ回路。