JPS6250180A - サ−マルヘツド駆動装置 - Google Patents
サ−マルヘツド駆動装置Info
- Publication number
- JPS6250180A JPS6250180A JP60192217A JP19221785A JPS6250180A JP S6250180 A JPS6250180 A JP S6250180A JP 60192217 A JP60192217 A JP 60192217A JP 19221785 A JP19221785 A JP 19221785A JP S6250180 A JPS6250180 A JP S6250180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- logic
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/387—Automatic cut-off devices
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、サーマルヘッド駆動装置に関し。
特に、ロジック屯源疋異常が生じた場合に、ロジック回
路の誤動作によるサーマルヘッドの発熱抵抗体の損傷等
を防止する保護回路を備えた駆動装置に関する。
路の誤動作によるサーマルヘッドの発熱抵抗体の損傷等
を防止する保護回路を備えた駆動装置に関する。
第８図は従来の駆動装置の回路図で、（１）はサーマル
ヘッド、（２）は発熱抵抗体、（３）はＮチャンネルＭ
Ｏ８ＦＥＴ で構成されているスイッチ、（４）はＡＮ
Ｄ回路で、（３） ） （４）でドライバ回路（５）を
構成し。
ヘッド、（２）は発熱抵抗体、（３）はＮチャンネルＭ
Ｏ８ＦＥＴ で構成されているスイッチ、（４）はＡＮ
Ｄ回路で、（３） ） （４）でドライバ回路（５）を
構成し。
ラッチ回路（６）から入力される１ライン分のラッチデ
ータと、ストローブ信号入力端子（７）から入力される
ストローブ信号とにより駆動される。（８）は１ライン
分のデータを記憶するシフトレジスタで。
ータと、ストローブ信号入力端子（７）から入力される
ストローブ信号とにより駆動される。（８）は１ライン
分のデータを記憶するシフトレジスタで。
ラッチ回路（６）から出力されるラッチデータによシ。
通電する発熱抵抗体（２）が選択され、ストローブ信号
によυ通電時間が規制されるように構成されている。
によυ通電時間が規制されるように構成されている。
従来の駆動装置は、ラッチ回路（６）やシフトレジスタ
（８）、およびストローブ信号発生回路（図示省略）な
どの、ドライバ回路（５）全制御するロジック回路を駆
動するロジック電源（例えば、ＶＲ＝５Ｖ）の作動開始
時の電圧の立上シが１発熱抵抗体（２）を駆動する駆動
電源（例えば、ＶＤ＝２４Ｖ）の電圧の立上りよシ遅く
、ロジック回路が安定に作動するスレッショルド電圧（
以下、 Ｖｔｈと略記する）Ｋ達する前に１発熱抵抗体
（２）に高い駆動電圧ＶＤが印加されると、ロジック回
路の誤動作により。
（８）、およびストローブ信号発生回路（図示省略）な
どの、ドライバ回路（５）全制御するロジック回路を駆
動するロジック電源（例えば、ＶＲ＝５Ｖ）の作動開始
時の電圧の立上シが１発熱抵抗体（２）を駆動する駆動
電源（例えば、ＶＤ＝２４Ｖ）の電圧の立上りよシ遅く
、ロジック回路が安定に作動するスレッショルド電圧（
以下、 Ｖｔｈと略記する）Ｋ達する前に１発熱抵抗体
（２）に高い駆動電圧ＶＤが印加されると、ロジック回
路の誤動作により。
ドライバ回路（５）がＯＮとなって発熱抵抗体（２）に
長時間電流が流れ、過熱して破損することがある。
長時間電流が流れ、過熱して破損することがある。
また１作動停止時に、ロジック電源電圧ＶＲの降下速度
が速く、駆動電源電圧ＶＤの降下速度が遅い場合にも、
同様の問題が生じる。
が速く、駆動電源電圧ＶＤの降下速度が遅い場合にも、
同様の問題が生じる。
そこで、従来の駆動回路では、まずロジック電源電圧Ｖ
ＲがＶｔｈ’６越えたのち、駆動電源電圧ｖｎを印加し
１作動停止時には、まず駆動電源電圧ＶＤを開くシーケ
ンス操作がとられている。
ＲがＶｔｈ’６越えたのち、駆動電源電圧ｖｎを印加し
１作動停止時には、まず駆動電源電圧ＶＤを開くシーケ
ンス操作がとられている。
しかしながら、作動中に、過負荷などの理由でヒユーズ
が断線し、ロジック回路の駆動電圧が失なわれたような
場合、ロジック回路に誤動作を生じ、ドライバ回路（５
）がＯＮとなって１発熱抵抗体（２）が通電状態となり
、過熱によシ焼損する場合がある。
が断線し、ロジック回路の駆動電圧が失なわれたような
場合、ロジック回路に誤動作を生じ、ドライバ回路（５
）がＯＮとなって１発熱抵抗体（２）が通電状態となり
、過熱によシ焼損する場合がある。
この発明は、上記電源シーケンス操作の必要性を解消す
るとともに、作動中に、ロジック電源電圧がＶｔｈ、Ｉ
−Ｄ低下ないしは失なわれた場合に、ドライバ回路を強
制的にＯＦＦ状態にして、発熱抵抗体に通電されるのを
阻止する保護回路を備えた駆動装置を得ることを目的と
するものである。
るとともに、作動中に、ロジック電源電圧がＶｔｈ、Ｉ
−Ｄ低下ないしは失なわれた場合に、ドライバ回路を強
制的にＯＦＦ状態にして、発熱抵抗体に通電されるのを
阻止する保護回路を備えた駆動装置を得ることを目的と
するものである。
において＋、 ＶＲ＋ｔロジック回路が正常に作動する
電圧Ｖｔｈより十分に高いＯＦＦ状態解除電圧Ｖｏｎを
越えるまで種、サーマルヘッドのドライブ回路をＯＦＦ
状態に錠止し、ＶＲの下降時４橿。
電圧Ｖｔｈより十分に高いＯＦＦ状態解除電圧Ｖｏｎを
越えるまで種、サーマルヘッドのドライブ回路をＯＦＦ
状態に錠止し、ＶＲの下降時４橿。
ＶＲがＶｏｎよシ嬉低く、Ｖｔｈよ択榛高いＯＦＦ状態
移行電圧ＶＯＦＦ ｉ越えたのち、上記ドライブ回路を
ＯＦＦ状悪に錠止する保護回路を備えたものである。
移行電圧ＶＯＦＦ ｉ越えたのち、上記ドライブ回路を
ＯＦＦ状悪に錠止する保護回路を備えたものである。
保護回路は、ロジック電源電圧ＶＲの立上シ時１ａｃｋ
、Ｖｔｈよりも十分に高い電圧Ｖｏｎｉ越えるまではド
ライバ回路を強制的にＯＦＦ状態に保ち、ま゛九、ＶＲ
の下降時費社、ＶＲがＶＯＦＦ ’ｉ越える。
、Ｖｔｈよりも十分に高い電圧Ｖｏｎｉ越えるまではド
ライバ回路を強制的にＯＦＦ状態に保ち、ま゛九、ＶＲ
の下降時費社、ＶＲがＶＯＦＦ ’ｉ越える。
時点で、ドライバ回路を強制的にＯＦＦ状態にする。し
たがって、 ＶＲがＶｔｈよシも低い範囲で、：。
たがって、 ＶＲがＶｔｈよシも低い範囲で、：。
常にドライバ回路はＯＦＦ状態に錠止されているので、
電源のシーケンス操作が不要となる。
電源のシーケンス操作が不要となる。
また、作動中に、故障等によってＶＲが零になった場合
でも、Ｖｔｈ以下に下降する前に、ドライブ回路が強制
的（ＣＯＦＦ状ｆｉＫ錠止されるので。
でも、Ｖｔｈ以下に下降する前に、ドライブ回路が強制
的（ＣＯＦＦ状ｆｉＫ錠止されるので。
発熱抵抗体に通電されることがなく、破損することがな
い。
い。
第１図はこの発明の一実施例の回路図で、（９）は錠上
信号発生回路、α１は錠止回路で、（９） 、 Ｑｔ）
で保護回路α１１を構成する。
信号発生回路、α１は錠止回路で、（９） 、 Ｑｔ）
で保護回路α１１を構成する。
錠止信号発生回路（９）は、ロジック電圧端子とアース
間に接続されている抵抗ｒｌ、ｒ２ の直列体、これ
と並列に接続されているＰチャンネ／Ｉ／ＭＯ８ＦＥＴ
Ｐ１．Ｎチャンネ／Ｉ／ＭＯ８ＦＥＴ Ｎ２の直列体
、および、抵抗ｒ２ に並列接続されている抵抗ｒ３
とＮチャンネ／ｌ／ＭＯ８ＦＥＴ Ｎｌの直列体で
構成され、Ｐｌ のゲートは接地、Ｎｌ のゲートはＰ
ｌ とＮ２ の接続点Ａに、Ｎ２ のゲートはｒｌｙ
ｒ２ の接続点Ｂにそれぞれ接続されている。
間に接続されている抵抗ｒｌ、ｒ２ の直列体、これ
と並列に接続されているＰチャンネ／Ｉ／ＭＯ８ＦＥＴ
Ｐ１．Ｎチャンネ／Ｉ／ＭＯ８ＦＥＴ Ｎ２の直列体
、および、抵抗ｒ２ に並列接続されている抵抗ｒ３
とＮチャンネ／ｌ／ＭＯ８ＦＥＴ Ｎｌの直列体で
構成され、Ｐｌ のゲートは接地、Ｎｌ のゲートはＰ
ｌ とＮ２ の接続点Ａに、Ｎ２ のゲートはｒｌｙ
ｒ２ の接続点Ｂにそれぞれ接続されている。
ま九１錠止回路αＱは、ストローブ信号が入力されるＮ
ＯＴ回路と、その出力信号が入力されるＮＯＲ回路で構
成され、ＮＯＲ回路には１錠上信号発生回路（９）のＡ
点の電位が錠止信号として入力されておｊ５．ＮＯＲ回
路の出力信号は、ドライブ回路（５）のＡＮＤ回路（４
）に、ラッチデータとともに入力される。
ＯＴ回路と、その出力信号が入力されるＮＯＲ回路で構
成され、ＮＯＲ回路には１錠上信号発生回路（９）のＡ
点の電位が錠止信号として入力されておｊ５．ＮＯＲ回
路の出力信号は、ドライブ回路（５）のＡＮＤ回路（４
）に、ラッチデータとともに入力される。
つぎに、ロジック電源のスイッチを投入し、［圧ＶＲが
、零から定電圧に上昇する過程における保護回路［１１
）の動作を説明する。
、零から定電圧に上昇する過程における保護回路［１１
）の動作を説明する。
第２図において、 ＶＲが上昇してゆき１時刻ｔ１にお
いてＶｏｎに達する前は、まずＰ、がＯＮとなシ、ｖＡ
≧ｖＴ１ （Ｎｉ のしきい値電圧）となった時点で
’Ｎｌ はＯＮとなシ、Ｂ点の電位ＶＢはヒ２゜ｒ３
が並列となるので低い電位とな！＋、ＶＢがＮ２のしき
い値電圧ＶＴ２よシも低い間材、Ｎ２ はＯＦＦの状態
を保つから、Ａ点の電位ＶＡはＶＲとともに上昇し、そ
の間、ＮＯＲ回路には錠止信号′１′″が入力される。
いてＶｏｎに達する前は、まずＰ、がＯＮとなシ、ｖＡ
≧ｖＴ１ （Ｎｉ のしきい値電圧）となった時点で
’Ｎｌ はＯＮとなシ、Ｂ点の電位ＶＢはヒ２゜ｒ３
が並列となるので低い電位とな！＋、ＶＢがＮ２のしき
い値電圧ＶＴ２よシも低い間材、Ｎ２ はＯＦＦの状態
を保つから、Ａ点の電位ＶＡはＶＲとともに上昇し、そ
の間、ＮＯＲ回路には錠止信号′１′″が入力される。
この状態において４、ストローブ信号がＮＯＴ回路を介
してＮＯＲ回路に入力されても、ＮＯＲ回路の出力は“
０″であるから、ドライバ回路（５）のＡＮＤ回路（４
）はＯＦＦ状態に錠止され、ラッチデータがＡＮＤ回路
（４） Ｋ印加されていても、いずれの発熱抵抗体（２
）にも電流は流れない。
してＮＯＲ回路に入力されても、ＮＯＲ回路の出力は“
０″であるから、ドライバ回路（５）のＡＮＤ回路（４
）はＯＦＦ状態に錠止され、ラッチデータがＡＮＤ回路
（４） Ｋ印加されていても、いずれの発熱抵抗体（２
）にも電流は流れない。
つぎに、 ＶＲが上昇してＶｔｈより十分に高いＯＦＦ
状態解除電圧ＶＯＮｔ越えると、ＶＢがＮ２のしきい値
電圧ＶＴＺを越え、 Ｎ２ はＯＮとなる。
状態解除電圧ＶＯＮｔ越えると、ＶＢがＮ２のしきい値
電圧ＶＴＺを越え、 Ｎ２ はＯＮとなる。
すると、 ＶＡが零となり、ＮＯＲ回路への錠止信号入
力は“１”→“０″に変９．ストローブ信号が入力され
たとき、ＮＯＲ回路の出力は“１”となって、ＡＮＤ回
路（４）に入力され、ラッチデータにより選択されたＡ
ＮＤ回路（４）がＯＮとなシ、発熱抵抗体（２）に通電
される。
力は“１”→“０″に変９．ストローブ信号が入力され
たとき、ＮＯＲ回路の出力は“１”となって、ＡＮＤ回
路（４）に入力され、ラッチデータにより選択されたＡ
ＮＤ回路（４）がＯＮとなシ、発熱抵抗体（２）に通電
される。
ＶＢがＶＴ２を越えるＶＲの電圧は、 Ｖｔｈより十分
に高くなるように−ｒｌ）ｒ２ｙｒ３の値が設定されて
いるので、ロジック回路は正常に作動する。ま九、ＶＡ
→零となると同時にＮ、がＯＦＦとなってｒ３ が開路
され、 ＶＢは、高い電位に跳躍するので、 Ｎ２ の
動作にチャタリングを生じること／７＼゛なく、錠止状
態の解除は安定に行なわれる。
に高くなるように−ｒｌ）ｒ２ｙｒ３の値が設定されて
いるので、ロジック回路は正常に作動する。ま九、ＶＡ
→零となると同時にＮ、がＯＦＦとなってｒ３ が開路
され、 ＶＢは、高い電位に跳躍するので、 Ｎ２ の
動作にチャタリングを生じること／７＼゛なく、錠止状
態の解除は安定に行なわれる。
つぎに、ロジック電源電圧ＶＲが、故障等の理由で零に
下降する場合の保護回路（１）の動作を説明する。
下降する場合の保護回路（１）の動作を説明する。
ＶＲが第２図に示すように下降してゆき、時刻ｔ２
で、ＶＯＮよシ按低く、Ｖｔｈよシ播高く設定したＯＦ
Ｆ状態移行電圧ｖＯＦＦに達九とき、Ｂ点の電位ＶＢは
ＶＢ＜ＶＴ２とガリＮ２ がＯＦＦとなる。
で、ＶＯＮよシ按低く、Ｖｔｈよシ播高く設定したＯＦ
Ｆ状態移行電圧ｖＯＦＦに達九とき、Ｂ点の電位ＶＢは
ＶＢ＜ＶＴ２とガリＮ２ がＯＦＦとなる。
すると、Ａ点の電位ＶＡは零→十電位と変り。
ＮＯＲ回路に錠止信号“１″が入力されるので。
ドライブ回路（５）がＯＦＦ状態に錠止される。同時に
、Ｎ１ がＯＮとなってｒ３ はｒ２ に並列に接続さ
れＶＢは、より低い電位に跳躍するので、 Ｎ２の動作
にチャタリング全土じない。
、Ｎ１ がＯＮとなってｒ３ はｒ２ に並列に接続さ
れＶＢは、より低い電位に跳躍するので、 Ｎ２の動作
にチャタリング全土じない。
このように、この実施例の保護回路αυは、ロジック電
源電圧ＶＲの立上シ時に楼、 ＶＲが、Ｖｔｈよりも十
分に高い電位ｖＯｎになるまで、ドライブ回路ｋｏ、Ｆ
Ｆ状態に錠止し、また、ＶＲが下降した時［＝＝ｍ、Ｖ
ＲがＶＯＦＦより低くなった時点でドライバ回路（５）
をＯＦＦ状態に鋼上する。したがって、ＶＲがＶｔｈよ
シも低い場合に発熱抵抗体（２）に通電されることがな
いので、従来、必要とされていた。電源シーケンス操作
が不要となるばかシでなく、動作中にロジック電源に故
障等が生じても。
源電圧ＶＲの立上シ時に楼、 ＶＲが、Ｖｔｈよりも十
分に高い電位ｖＯｎになるまで、ドライブ回路ｋｏ、Ｆ
Ｆ状態に錠止し、また、ＶＲが下降した時［＝＝ｍ、Ｖ
ＲがＶＯＦＦより低くなった時点でドライバ回路（５）
をＯＦＦ状態に鋼上する。したがって、ＶＲがＶｔｈよ
シも低い場合に発熱抵抗体（２）に通電されることがな
いので、従来、必要とされていた。電源シーケンス操作
が不要となるばかシでなく、動作中にロジック電源に故
障等が生じても。
これに伴うサーマルヘッドの発熱抵抗体の焼損等全防止
することができる。
することができる。
なお、上記実施例は、抵抗ｒ １ ｅ ｒ ２ ｔ ’
３ ｒ Ｍ Ｏ５ＦＥＴ、ＮＯＲ回路およびＮＯＴ回
路で構成したものを示したが、この構成に限られるもの
でないことはいうまでもない。
３ ｒ Ｍ Ｏ５ＦＥＴ、ＮＯＲ回路およびＮＯＴ回
路で構成したものを示したが、この構成に限られるもの
でないことはいうまでもない。
には、当該ロジック電源で作動するロジック回路のスレ
ツショ・−しド電圧Ｖｔｈよシも十分に高く設定したＯ
ＦＦ状態解除電圧Ｖｏｎを越えるまで、・サーマルヘッ
ドのドライブ回路１ＯＦＦ状態に錠止し。
ツショ・−しド電圧Ｖｔｈよシも十分に高く設定したＯ
ＦＦ状態解除電圧Ｖｏｎを越えるまで、・サーマルヘッ
ドのドライブ回路１ＯＦＦ状態に錠止し。
当該ロジック電源電圧ＶＲが上記Ｖｏｎよ仄棲低く。
かつ、上記スレッショルド電圧Ｖｔｈよシも高く設定し
たＯＦＦ状態移行電圧ＶＯＦＦ ’ｉ越えた時点で。
たＯＦＦ状態移行電圧ＶＯＦＦ ’ｉ越えた時点で。
上記ドライブ回路’１ＯＦＦ状態に１錠止する保護回路
を備え九駆動回路であるから、電源のシーケンス操作が
不要となるばかシでなく、ロジック電源の故障等による
発熱抵抗体の焼損が防止できる効果がある。
を備え九駆動回路であるから、電源のシーケンス操作が
不要となるばかシでなく、ロジック電源の故障等による
発熱抵抗体の焼損が防止できる効果がある。
・ 第１図はこの発明の一実施例の回路図、第２図はこ
の実施例の動作を説明するためのロジック電源電圧の波
形図、！３図は従来のサーマルヘッド駆動装置町戸路図
である。 （１）・・・サーマルヘッド、（５）・・・ドライブ回
路、（９）・・・錠止信号発生回路、αｑ・・・錠止回
路、σＤ・・・保護回路。 なお１図中、同一符号はそれぞれ同一、または相当部分
を示す。
の実施例の動作を説明するためのロジック電源電圧の波
形図、！３図は従来のサーマルヘッド駆動装置町戸路図
である。 （１）・・・サーマルヘッド、（５）・・・ドライブ回
路、（９）・・・錠止信号発生回路、αｑ・・・錠止回
路、σＤ・・・保護回路。 なお１図中、同一符号はそれぞれ同一、または相当部分
を示す。
Claims (1)
- （１）サーマルヘッドの駆動信号を発生するロジック回
路の駆動電源電圧の立上り時には、上記ロジック回路が
安定に動作するスレツシヨルド電圧Ｖｔｈよりも十分に
高く設定したＯＦＦ状態解除電圧Ｖｏｎを越えるまで、
また上記ロジック電圧Ｖ＿Ｒの下降時には、該Ｖ＿Ｒが
上記Ｖｏｎよりは低く、かつ、上記Ｖｔｈよりは高く設
定したＯＦＦ状態移行電圧ＶＯＦＦを越えたのち上記サ
ーマルヘッドの発熱抵抗体への通電を制御するドライブ
回路を強制的にＯＦＦ状態に錠止する保護回路を備えた
ことを特徴とするサーマルヘッド駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192217A JPS6250180A (ja) | 1985-08-29 | 1985-08-29 | サ−マルヘツド駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192217A JPS6250180A (ja) | 1985-08-29 | 1985-08-29 | サ−マルヘツド駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6250180A true JPS6250180A (ja) | 1987-03-04 |
| JPH0557916B2 JPH0557916B2 (ja) | 1993-08-25 |
Family
ID=16287608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192217A Granted JPS6250180A (ja) | 1985-08-29 | 1985-08-29 | サ−マルヘツド駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6250180A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6481814B2 (en) | 2001-02-28 | 2002-11-19 | Lemark International, Inc. | Apparatus and method for ink jet printhead voltage fault protection |
| CN104786676A (zh) * | 2014-01-21 | 2015-07-22 | 北大方正集团有限公司 | 喷墨打印头电源时序控制装置 |
| US20170232736A1 (en) * | 2014-09-30 | 2017-08-17 | Brother Kogyo Kabushiki Kaisha | Liquid discharging apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152020A (en) * | 1981-03-16 | 1982-09-20 | Seiko Epson Corp | Power supply circuit for device with small sized printer |
| JPS5964374A (ja) * | 1982-10-05 | 1984-04-12 | Sanyo Electric Co Ltd | サ−マルヘツド駆動装置 |
| JPS59148679A (ja) * | 1983-02-15 | 1984-08-25 | Matsushita Electric Ind Co Ltd | サ−マルヘツド駆動装置 |
| JPS6063951A (ja) * | 1983-09-16 | 1985-04-12 | Hitachi Ltd | 半導体装置 |
-
1985
- 1985-08-29 JP JP60192217A patent/JPS6250180A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152020A (en) * | 1981-03-16 | 1982-09-20 | Seiko Epson Corp | Power supply circuit for device with small sized printer |
| JPS5964374A (ja) * | 1982-10-05 | 1984-04-12 | Sanyo Electric Co Ltd | サ−マルヘツド駆動装置 |
| JPS59148679A (ja) * | 1983-02-15 | 1984-08-25 | Matsushita Electric Ind Co Ltd | サ−マルヘツド駆動装置 |
| JPS6063951A (ja) * | 1983-09-16 | 1985-04-12 | Hitachi Ltd | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6481814B2 (en) | 2001-02-28 | 2002-11-19 | Lemark International, Inc. | Apparatus and method for ink jet printhead voltage fault protection |
| CN104786676A (zh) * | 2014-01-21 | 2015-07-22 | 北大方正集团有限公司 | 喷墨打印头电源时序控制装置 |
| US20170232736A1 (en) * | 2014-09-30 | 2017-08-17 | Brother Kogyo Kabushiki Kaisha | Liquid discharging apparatus |
| US10131139B2 (en) * | 2014-09-30 | 2018-11-20 | Brother Kogyo Kabushiki Kaisha | Liquid discharging apparatus |
| US10493754B2 (en) | 2014-09-30 | 2019-12-03 | Brother Kogyo Kabushiki Kaisha | Liquid discharging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557916B2 (ja) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519557A (en) | Power supply polarity reversal protection circuit | |
| JP4483751B2 (ja) | 電源逆接続保護回路 | |
| US5559659A (en) | Enhanced RC coupled electrostatic discharge protection | |
| JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
| US5512844A (en) | Output circuit with high output voltage protection means | |
| CN100517502C (zh) | 半导体存储装置中的加电电路 | |
| JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
| JPH07202584A (ja) | 低電圧誤動作防止機能付過熱保護回路 | |
| CN107342677B (zh) | 预驱动器短路保护 | |
| JP2002218645A (ja) | 電源保護回路及びリムーバブルディスク装置 | |
| JPH0120808B2 (ja) | ||
| KR890005231B1 (ko) | 초기 스파이크 잡음 제거용 출력제어회로 | |
| JP7581168B2 (ja) | 電源回路 | |
| JP2024104752A (ja) | モータ駆動装置 | |
| JPH0557916B2 (ja) | ||
| JP6649021B2 (ja) | 負荷開放検出回路 | |
| WO2018100844A1 (ja) | 駆動装置 | |
| JPH1157187A (ja) | 駆動回路の保護回路 | |
| JP4326961B2 (ja) | マルチ電源回路用の保護機器および方法 | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JPH01204521A (ja) | 出力インターフェース回路 | |
| JPS6320512A (ja) | ソレノイド駆動回路 | |
| JP6527788B2 (ja) | 電磁負荷駆動装置 | |
| Widlar | An IC voltage comparator for high impedance circuitry | |
| CN118981232A (zh) | 检测电路及ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |