JPS5984565A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5984565A JPS5984565A JP57194720A JP19472082A JPS5984565A JP S5984565 A JPS5984565 A JP S5984565A JP 57194720 A JP57194720 A JP 57194720A JP 19472082 A JP19472082 A JP 19472082A JP S5984565 A JPS5984565 A JP S5984565A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- base
- external
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は外部リードに半田コートを施すレジンモールド
型の半導体装置およびその製造方法に関するものである
。
型の半導体装置およびその製造方法に関するものである
。
一般にＩＣ，ＬＳＩ等の半導体装置においては、プリン
ト基板等への実装時の半田付は性を良好なものとするた
めに、パッケージ本体の完成後に外部リードに半田コー
トを施すことが行なわれている。しかしながら、第１図
のようにパッケージ本体１をレジンモールド法にて構成
してなる半導体装置では、モールド後に生じるレジンパ
リ２が外部リード３０基部上に突出し、半田デイツプ時
に半田４が外部リード３表面に付着（コート）すること
を妨げる。このため、後工程でパリを除去したときには
パリの存在していた外部リードの基部にその素子が露出
し、錆の発生を容易にして外部リードの折損を生じると
いう致命的な問題が発生する。
ト基板等への実装時の半田付は性を良好なものとするた
めに、パッケージ本体の完成後に外部リードに半田コー
トを施すことが行なわれている。しかしながら、第１図
のようにパッケージ本体１をレジンモールド法にて構成
してなる半導体装置では、モールド後に生じるレジンパ
リ２が外部リード３０基部上に突出し、半田デイツプ時
に半田４が外部リード３表面に付着（コート）すること
を妨げる。このため、後工程でパリを除去したときには
パリの存在していた外部リードの基部にその素子が露出
し、錆の発生を容易にして外部リードの折損を生じると
いう致命的な問題が発生する。
本発明は以上に鑑み、゛外部リードの基部における半田
コート不良を確実に防止してその信頼性を高めることが
できる半導体装置およびその製麺方法を提供量ることを
目的としている。
コート不良を確実に防止してその信頼性を高めることが
できる半導体装置およびその製麺方法を提供量ることを
目的としている。
この目的を達成するために本発明は外部リード基部のパ
ッケージ本体にリードに沿った凹陥部を設け、この凹陥
部内にまで半田コートを施すように構成したものであり
、また凹陥部の形成に際してはレジンモールド前に予め
易エツチング材料層を外部リードに形成しておきレジン
モールド後にこの易エツチング材料層を除去するもので
ある。
ッケージ本体にリードに沿った凹陥部を設け、この凹陥
部内にまで半田コートを施すように構成したものであり
、また凹陥部の形成に際してはレジンモールド前に予め
易エツチング材料層を外部リードに形成しておきレジン
モールド後にこの易エツチング材料層を除去するもので
ある。
以下、本発明を図示の実施例により説明する。
第２図（Ａ）、（Ｂ）、（Ｃ）は本発明の半導体装置の
製造方法を示し、特に同図（Ｃ）は完成された半導体装
置ケ示す。図において、１０は外部リード１１、内部リ
ード１２、タブ１３等を一体に有するリードフレームで
、タブ１３上には半導体素子ペレッ）１４を固着し、そ
の電極と内部リード１２とンワイヤ１５にて電気接続し
ている。その上で、内部リード１２、ベレット１４、ワ
イヤ１５等をレジンモールドしてパッケージ本体１６を
形成している。
製造方法を示し、特に同図（Ｃ）は完成された半導体装
置ケ示す。図において、１０は外部リード１１、内部リ
ード１２、タブ１３等を一体に有するリードフレームで
、タブ１３上には半導体素子ペレッ）１４を固着し、そ
の電極と内部リード１２とンワイヤ１５にて電気接続し
ている。その上で、内部リード１２、ベレット１４、ワ
イヤ１５等をレジンモールドしてパッケージ本体１６を
形成している。
本発明は、前述したレジンモールドの前、場合によって
はペレット付の前に同図（Ａ）のように予め外部リード
１１ないしリードフレーム１００表面に所定厚さの易エ
ツチング材料層１７を形成してお（。この材料にはＡ）
が好ましい。したがって、同図（Ａ）のようにレジンモ
ールド時に発生したバリ１８は、易エツチング材料層１
７の表面上に突出する。
はペレット付の前に同図（Ａ）のように予め外部リード
１１ないしリードフレーム１００表面に所定厚さの易エ
ツチング材料層１７を形成してお（。この材料にはＡ）
が好ましい。したがって、同図（Ａ）のようにレジンモ
ールド時に発生したバリ１８は、易エツチング材料層１
７の表面上に突出する。
次いで、外部リード１１をＡ−ｅのエツチング剤に接触
させれば、同図ＣＢ）のように外部リード１１の易エツ
チング材料層１７は容易に除去され、このときオーバエ
ツチングによって外部リード１１基部のパッケージ本体
１６には外部リードに沿った凹陥部１９が形成され、こ
れによりバリｌ ８が存在しても外部リードの基部表面
は露呈される。
させれば、同図ＣＢ）のように外部リード１１の易エツ
チング材料層１７は容易に除去され、このときオーバエ
ツチングによって外部リード１１基部のパッケージ本体
１６には外部リードに沿った凹陥部１９が形成され、こ
れによりバリｌ ８が存在しても外部リードの基部表面
は露呈される。
しかる後に、外部リード１１を半田ディツプして外部リ
ード表面に半田コート２０を形成すれば、半田は前記凹
陥部１９内にまで侵入して外部リード表面に付着する。
ード表面に半田コート２０を形成すれば、半田は前記凹
陥部１９内にまで侵入して外部リード表面に付着する。
これにより、同図（Ｃ）に示すように外部リードの基部
にもむらのない半田コートが完成される。
にもむらのない半田コートが完成される。
したがって、パリが生じても外部リードへの半田コート
を良好に行なうことができ、リードの素子が露出される
ことは全（ないので外部リードにおける発錆の心配はな
く、信頼性の向上を図ることができる。
を良好に行なうことができ、リードの素子が露出される
ことは全（ないので外部リードにおける発錆の心配はな
く、信頼性の向上を図ることができる。
なお、易エツチング材料層は外部リードの基部にのみ形
成するようにしてもよいが、前例のようにタブや内部リ
ードにわたってＡ−ｅにて形成した場合には、レジンと
リードフレームの接着性を向上して耐湿性を改善できる
という利点がある。
成するようにしてもよいが、前例のようにタブや内部リ
ードにわたってＡ−ｅにて形成した場合には、レジンと
リードフレームの接着性を向上して耐湿性を改善できる
という利点がある。
以上のように本発明の半導体装置およびその製造方法に
よれば、パッケージ本体に凹陥部を形成して半田コート
を行なっているので外部１７−ドの基部にむらな（半田
コートを行なうことができ、これにより外部リードにお
ける錆を防止して信頼性の向上ケ達成することができる
゛という効果を奏する。
よれば、パッケージ本体に凹陥部を形成して半田コート
を行なっているので外部１７−ドの基部にむらな（半田
コートを行なうことができ、これにより外部リードにお
ける錆を防止して信頼性の向上ケ達成することができる
゛という効果を奏する。
第１図は従来の問題点を説明するための破断面図、
第２図（Ａ）、 （Ｂ）、 （Ｃ）は本発明方法および
装置を説明するだめの断面図である。 １０・・・リードフレーム、１１・・・外部リード、１
４・・・ベレット、１６・・・パッケージ本体、１７・
・・易エツチング材料層、１８・・・パリ、１９・・・
凹陥部、２０・・・半田コート。 第１頁の続き ■出 願 人 日立マイクロコンピュータエンジニアリ
ング株式会社 小平市上水本町１４７９番地 ３０１
装置を説明するだめの断面図である。 １０・・・リードフレーム、１１・・・外部リード、１
４・・・ベレット、１６・・・パッケージ本体、１７・
・・易エツチング材料層、１８・・・パリ、１９・・・
凹陥部、２０・・・半田コート。 第１頁の続き ■出 願 人 日立マイクロコンピュータエンジニアリ
ング株式会社 小平市上水本町１４７９番地 ３０１
Claims (1)
- 【特許請求の範囲】 １、パッケージ本体から突設された外部リードに半田コ
ートを施してなるレジンモールド型の半導体装置におい
て、前記外部リードの基部のパッケージ本体にリードに
沿った凹陥部を設け、この凹陥部にまで半田コート乞延
長形成したことを特徴とする半導体装置。 ２、 レジンモールド前に外部リードの基部に易エツチ
ング性の材料層を形成し、レジンモールド後にこの易エ
ツチング性の材料をエツチング除去して外部リード基部
のパッケージ本体に凹陥部な形成し、その後外部リード
を半田ディツプして半田コートを形成することｙ！ｌ−
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194720A JPS5984565A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194720A JPS5984565A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984565A true JPS5984565A (ja) | 1984-05-16 |
Family
ID=16329120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194720A Pending JPS5984565A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984565A (ja) |
-
1982
- 1982-11-08 JP JP57194720A patent/JPS5984565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608260A (en) | Leadframe having contact pads defined by a polymer insulating film | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| US5901436A (en) | Method of manufacturing lead frame | |
| JPS5984565A (ja) | 半導体装置及びその製造方法 | |
| US4273803A (en) | Process for covering or coating electrical components | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| JPS637029B2 (ja) | ||
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3621869B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61113243A (ja) | 混成集積回路の実装方法 | |
| KR100355746B1 (ko) | 반도체 패키지 제조용 부재 및 그 제조 방법 | |
| JPH04237184A (ja) | プリント配線板 | |
| JPH0629351A (ja) | Ｔａｂテープの製造方法 | |
| JP3953637B2 (ja) | リードフレーム部材の製造方法とリードフレーム部材 | |
| JPH09298219A (ja) | Ｔａｂテープキャリアの製造方法 | |
| KR20040110734A (ko) | 필름 캐리어 테이프 및 그 제조방법 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPS62194629A (ja) | 半導体装置およびその製造方法 | |
| JPH06310650A (ja) | リードフレーム及びその製造方法 | |
| JPS5910753Y2 (ja) | 半導体装置 | |
| JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6216549B2 (ja) | ||
| JPS58201335A (ja) | 厚膜集積回路 | |
| JPH0389527A (ja) | バンプ付フィルムキャリアの製造方法 |