JPS5984576A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5984576A JPS5984576A JP57195478A JP19547882A JPS5984576A JP S5984576 A JPS5984576 A JP S5984576A JP 57195478 A JP57195478 A JP 57195478A JP 19547882 A JP19547882 A JP 19547882A JP S5984576 A JPS5984576 A JP S5984576A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- opening
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 4
- 239000011344 liquid material Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- DWSWCPPGLRSPIT-UHFFFAOYSA-N benzo[c][2,1]benzoxaphosphinin-6-ium 6-oxide Chemical compound C1=CC=C2[P+](=O)OC3=CC=CC=C3C2=C1 DWSWCPPGLRSPIT-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910018949 PtAu Inorganic materials 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、拡散源として不純物を含む多結晶シリコンを
用いるマイクロ波トランジスタあるいはマイクロ波ＩＯ
の製法に関する。
用いるマイクロ波トランジスタあるいはマイクロ波ＩＯ
の製法に関する。
マイクロ波トランジスタでは高周波動作を行なうため、
ベース拡散層・エミッタ拡散層は半導体表面より極めて
浅く、エミッタ・ベース接合は０．１μｍ以下になるこ
とが多い。接合の深さがこの程度になると、エミッタ拡
散層とエミッタ電極とのオーミック接合をとる場合に、
配線部材の金属あるいは金属間化合物と半導体基板のシ
リコンとの共融体がエミッタ・ベース接合まで進入し、
エミッタ・ベース短絡故障が続発する。そのため砒素等
の不純物を含むポリシリコン（ｄｏｐｅｃｌ ｐｏｌｙ
ｓｉ−１ｉｃｏｎ、以下ＤＯＰＯ８という）層を拡散源
として用イ、エミッタ電極とエミッタ・ベース接合トの
距離を大きくすることによって、エミッタ・ベース短絡
を防ぐ手段がとられている。
ベース拡散層・エミッタ拡散層は半導体表面より極めて
浅く、エミッタ・ベース接合は０．１μｍ以下になるこ
とが多い。接合の深さがこの程度になると、エミッタ拡
散層とエミッタ電極とのオーミック接合をとる場合に、
配線部材の金属あるいは金属間化合物と半導体基板のシ
リコンとの共融体がエミッタ・ベース接合まで進入し、
エミッタ・ベース短絡故障が続発する。そのため砒素等
の不純物を含むポリシリコン（ｄｏｐｅｃｌ ｐｏｌｙ
ｓｉ−１ｉｃｏｎ、以下ＤＯＰＯ８という）層を拡散源
として用イ、エミッタ電極とエミッタ・ベース接合トの
距離を大きくすることによって、エミッタ・ベース短絡
を防ぐ手段がとられている。
上記の手段で、エミッタ・ベース短絡事故が防止できる
が、マイクロ波トランジスタではエミッタ領域とベース
コンタクト部との距離が極めて近いことから、エミッタ
電極とベース電極との短絡事故が生じ易くなる欠点が生
ずる。
が、マイクロ波トランジスタではエミッタ領域とベース
コンタクト部との距離が極めて近いことから、エミッタ
電極とベース電極との短絡事故が生じ易くなる欠点が生
ずる。
以下第１図により従来のＤＯＰＯ８層を有するマイクロ
波トランジスタの製造方法についての問題点を説明する
。第１図で（ａ）はｎ型の半導体基板２にｐ型のベース
層５を形成した後、半導体基板２上のシリコン酸化膜１
にエミツタ開口部３ベースコンタクト開口部４を形成し
た状態である。（ｂ）は次の工程で半導体表面に砒素Ｄ
ＯＰＯ８層６とその上にｃＶＤ法により生成した５ｉｎ
２膜（以下では０ＶＤ−８ｉｎ２膜という）７を形成し
た状態である。
波トランジスタの製造方法についての問題点を説明する
。第１図で（ａ）はｎ型の半導体基板２にｐ型のベース
層５を形成した後、半導体基板２上のシリコン酸化膜１
にエミツタ開口部３ベースコンタクト開口部４を形成し
た状態である。（ｂ）は次の工程で半導体表面に砒素Ｄ
ＯＰＯ８層６とその上にｃＶＤ法により生成した５ｉｎ
２膜（以下では０ＶＤ−８ｉｎ２膜という）７を形成し
た状態である。
（ｃ）は公知の写真蝕刻技術にょ９、ＯＶ］）−８ｉｎ
２膜７とＤＯＰＯ８層６をエミッタ開口部３近傍にのみ
残して除去した後、熱拡散によｐＤＯＰＯ８（エミッタ
開口部に残ったＤＯＰＯ８層）８の砒素が拡散してエミ
ッタ開口部３の位置にｎ形エミッタ領域を形成した状態
である。（ｄ）はエミッタ領域形成後、ＤＯＰＯ８８上
（７） ＯＶ Ｄ Ｓ ｉ ０２膜を除去し、周知の
方法でエミッタ電極９Ｉ、およびベース電極９．を形成
した状態である。この電極としては非常に浅いｐｎ接合
のコンタクトに有効なＰｔＳｉ −Ｔｉ −ＰｔＡｕ構
造としている。以上説明し′た方法でエミッタ電極９．
はＤＯＰＯ８８を介してエミッタ領域と接し、また電極
部材もＰｔＳｉ −Ｔｉ −Ｐｔ−Ａｕ構造としである
ので、エミッタ・ベース接合短絡を防止できる。
２膜７とＤＯＰＯ８層６をエミッタ開口部３近傍にのみ
残して除去した後、熱拡散によｐＤＯＰＯ８（エミッタ
開口部に残ったＤＯＰＯ８層）８の砒素が拡散してエミ
ッタ開口部３の位置にｎ形エミッタ領域を形成した状態
である。（ｄ）はエミッタ領域形成後、ＤＯＰＯ８８上
（７） ＯＶ Ｄ Ｓ ｉ ０２膜を除去し、周知の
方法でエミッタ電極９Ｉ、およびベース電極９．を形成
した状態である。この電極としては非常に浅いｐｎ接合
のコンタクトに有効なＰｔＳｉ −Ｔｉ −ＰｔＡｕ構
造としている。以上説明し′た方法でエミッタ電極９．
はＤＯＰＯ８８を介してエミッタ領域と接し、また電極
部材もＰｔＳｉ −Ｔｉ −Ｐｔ−Ａｕ構造としである
ので、エミッタ・ベース接合短絡を防止できる。
しかしマイクロ波トランジスタでは寸法は微細であり、
エミッタ開口部３とベースコンタクト開口部４との間隔
は２〜３μｍ、エミッタ開口部３の幅は０．５〜１．０
μｍ程度であり、第１図（ｃ）のエミッタ開口部３にの
み０ＶＤ−８１０２膜、ＤＯＰＯ８層をのこす写真蝕刻
技術では目合せによるズレを考慮して設計上エミッタ開
口部３のＱｆｌｉｉよりかなり広く２倍以上の幅の層を
のこす。従っｃＤｏｐｏｓ８はエミッタ・ベース間の酸
化層の上に、エミッタ開口部３の端からかなりの距離ま
で延び、ＤＯＰＯ８８とベース電極９２の間隔は設計上
０．５〜１．５μｍ ｌｄ度になる。製造工程中マスク
目金せを数回行い、その結果０．５μｎ１稈度の間隔を
得るのは見合せ精度を考慮すると製造プロセス上非常に
困難であり、ＤＯＰＯ８−ベース電極短絡不良が多発し
製造歩留りを低下させる。
エミッタ開口部３とベースコンタクト開口部４との間隔
は２〜３μｍ、エミッタ開口部３の幅は０．５〜１．０
μｍ程度であり、第１図（ｃ）のエミッタ開口部３にの
み０ＶＤ−８１０２膜、ＤＯＰＯ８層をのこす写真蝕刻
技術では目合せによるズレを考慮して設計上エミッタ開
口部３のＱｆｌｉｉよりかなり広く２倍以上の幅の層を
のこす。従っｃＤｏｐｏｓ８はエミッタ・ベース間の酸
化層の上に、エミッタ開口部３の端からかなりの距離ま
で延び、ＤＯＰＯ８８とベース電極９２の間隔は設計上
０．５〜１．５μｍ ｌｄ度になる。製造工程中マスク
目金せを数回行い、その結果０．５μｎ１稈度の間隔を
得るのは見合せ精度を考慮すると製造プロセス上非常に
困難であり、ＤＯＰＯ８−ベース電極短絡不良が多発し
製造歩留りを低下させる。
本発明の目的は上記の欠点を除去し、微細パターンを有
し、拡散源としてＤＯＩ）Ｏ８層を用いるマイクロ波ト
ランジスタ、ＩＯ等の半導体装ｊδにおいて、ＤＯｌ）
Ｏ８をセルフ・アライメント釦形成するととにより、製
造歩留を向上させる製造方法を提供することにある。
し、拡散源としてＤＯＩ）Ｏ８層を用いるマイクロ波ト
ランジスタ、ＩＯ等の半導体装ｊδにおいて、ＤＯｌ）
Ｏ８をセルフ・アライメント釦形成するととにより、製
造歩留を向上させる製造方法を提供することにある。
以下本発明を図面を参照して詳しく説゛明する。
第２図は本発明の一実施例で、第１図のマイクロ波トラ
ンジスタに適用した場合を示す。
ンジスタに適用した場合を示す。
第２図（Ｒ）はベース層５を半導体基板２に形成した後
、半導体基板２上のシリコン酸化膜１にエミッタ開口部
３．ベースコンタクト開口部４を形成した状態である。
、半導体基板２上のシリコン酸化膜１にエミッタ開口部
３．ベースコンタクト開口部４を形成した状態である。
（ｂ）は次の工程で砒素ＤＯＰＯ８層６とその上に０Ｖ
Ｄ−８ｉｎ２膜７を形成した状態である。前者は２０ｏ
ＯＸ、後者は１００ＯＸ程度の厚みとする。次に半導体
表面に例えばホトレジスト層１０をスピンコーテイング
後ベーキングした状態を（ｃ）に示す。液体ホトンジス
トは流動性に富むから、エミッタ開口部３．ベースコン
タクト開口部４上は多少凹状になるが半導体表面は略し
平坦にホトレジスト層１０で覆われる。この状態で酸素
プラズマエツチングを行な゛う。ホトレジスト層１０は
灰化され、次第にエツチングへれる。ｃＶＤ。
Ｄ−８ｉｎ２膜７を形成した状態である。前者は２０ｏ
ＯＸ、後者は１００ＯＸ程度の厚みとする。次に半導体
表面に例えばホトレジスト層１０をスピンコーテイング
後ベーキングした状態を（ｃ）に示す。液体ホトンジス
トは流動性に富むから、エミッタ開口部３．ベースコン
タクト開口部４上は多少凹状になるが半導体表面は略し
平坦にホトレジスト層１０で覆われる。この状態で酸素
プラズマエツチングを行な゛う。ホトレジスト層１０は
灰化され、次第にエツチングへれる。ｃＶＤ。
−８ｉｎ、、膜７６が各開口部３，４をのぞき露出され
た時にエツチングを停止した状態が（ｄ）である。図に
示すように各開口部３，４にのみホトレジスト層１１が
残る。この状態で希釈弗酸中に侵し１．露山部の０ＶＤ
−８ｉｎ２層７′をエツチングし、さらに間部の砒素Ｄ
ＯＰ Ｏ８層６′をＨＦ ： ：ＥＩＮ Ｏｎ ’ Ｏ
■■５０００Ａの混合液中にてエツチングする。この工
程の後ホトレジスト層１１を除去した状態を（ｅ）に示
す。エミッタ開口部３．ベースコンタクト開口部４にの
み、０ＶＤ−８ｔ０４層、砒素ＤＯＰＯ８層が残ってい
る。次にエミッタ開口部３内のみに砒素ＤＯＰＯ８層を
残すため、エミツタ開口部３上部のみに選択的にホトレ
ジスト層１２を形成した状態が（ｆ）である。次にベー
スコンタクト開口部４のＯＶＤ ８ｉ０＋層、砒素Ｄ
ＯＰＯ８層を前記エツチング液で除去した後、熱拡散に
よりエミッタ開口部３のＤＯＰＯ８８から砒素拡散を行
ないエミッタ領域を形成する。以下公知の方法によ！１
ｌＯＶＤ−８ｉ０４層の除去、各電極９．．９□の形成
を行ない（ｇ）に示す構造のトランジスタを得ることが
できる。この製造方法によればエミッタ不純物拡散源で
あるＤＯＰＯ８８はセルフアライメント（自己整合的）
にエミッタ開口部３にのみ存在し、従来の方法による第
１図（ｄ）に示すようなエミッタ・ベース間の酸化層上
の延長部は全くない。
た時にエツチングを停止した状態が（ｄ）である。図に
示すように各開口部３，４にのみホトレジスト層１１が
残る。この状態で希釈弗酸中に侵し１．露山部の０ＶＤ
−８ｉｎ２層７′をエツチングし、さらに間部の砒素Ｄ
ＯＰ Ｏ８層６′をＨＦ ： ：ＥＩＮ Ｏｎ ’ Ｏ
■■５０００Ａの混合液中にてエツチングする。この工
程の後ホトレジスト層１１を除去した状態を（ｅ）に示
す。エミッタ開口部３．ベースコンタクト開口部４にの
み、０ＶＤ−８ｔ０４層、砒素ＤＯＰＯ８層が残ってい
る。次にエミッタ開口部３内のみに砒素ＤＯＰＯ８層を
残すため、エミツタ開口部３上部のみに選択的にホトレ
ジスト層１２を形成した状態が（ｆ）である。次にベー
スコンタクト開口部４のＯＶＤ ８ｉ０＋層、砒素Ｄ
ＯＰＯ８層を前記エツチング液で除去した後、熱拡散に
よりエミッタ開口部３のＤＯＰＯ８８から砒素拡散を行
ないエミッタ領域を形成する。以下公知の方法によ！１
ｌＯＶＤ−８ｉ０４層の除去、各電極９．．９□の形成
を行ない（ｇ）に示す構造のトランジスタを得ることが
できる。この製造方法によればエミッタ不純物拡散源で
あるＤＯＰＯ８８はセルフアライメント（自己整合的）
にエミッタ開口部３にのみ存在し、従来の方法による第
１図（ｄ）に示すようなエミッタ・ベース間の酸化層上
の延長部は全くない。
以上説明したように本発明によれば、不純物を含む多結
晶シリコンを半導体基板上の酸化層の特定の開口部９本
例ではエミッタ開口部、にのみセルフアライメントに形
成し、これを拡散源とするから、薄いｐｎ接合での電極
生成による接合破壊。
晶シリコンを半導体基板上の酸化層の特定の開口部９本
例ではエミッタ開口部、にのみセルフアライメントに形
成し、これを拡散源とするから、薄いｐｎ接合での電極
生成による接合破壊。
隣接する電極との短絡故障が生じない。従って本発明の
製造方法によって、微細パターンを有する半導体装置を
歩留よく製造することができる。
製造方法によって、微細パターンを有する半導体装置を
歩留よく製造することができる。
なお実施例では液状のホトレジストを第２図（ｃ）で用
いだが、流動性のある物質であればよく、ポリイミド樹
脂、液状シリカフィルムでもよい。まだ前記物質のプラ
ズマエツチングは酸素ガスにより行ったが、フレオン系
ガスによってもよい。
いだが、流動性のある物質であればよく、ポリイミド樹
脂、液状シリカフィルムでもよい。まだ前記物質のプラ
ズマエツチングは酸素ガスにより行ったが、フレオン系
ガスによってもよい。
第１図は従来の製造方法を示す図、第２図は本発明の一
実施例を示す図である。 １・・・・・・シリコン酸化膜、２・・・・・・半導体
基板、３・・・・・・エミッタ開口部、４・・・・・・
ベースコンタクト開口部、５・・・・・・ベース層、６
．６’・・自・・砒素ＤＯＰＯ８層、７．７’−・”０
ＶＤ−８ｔｏ２層、８・・・・・・ＤＯＰＯ８（エミッ
タ開口部に残ったＤＯＰＯ８層）、９ｍ・９２・・・・
・・エミッタ電極・コレクタ電極、１０，１２°°゛・
・・ホトレジスト層、１１・・・・・・開口部に残った
ホトレジスト層。
実施例を示す図である。 １・・・・・・シリコン酸化膜、２・・・・・・半導体
基板、３・・・・・・エミッタ開口部、４・・・・・・
ベースコンタクト開口部、５・・・・・・ベース層、６
．６’・・自・・砒素ＤＯＰＯ８層、７．７’−・”０
ＶＤ−８ｔｏ２層、８・・・・・・ＤＯＰＯ８（エミッ
タ開口部に残ったＤＯＰＯ８層）、９ｍ・９２・・・・
・・エミッタ電極・コレクタ電極、１０，１２°°゛・
・・ホトレジスト層、１１・・・・・・開口部に残った
ホトレジスト層。
Claims (1)
- 【特許請求の範囲】 １、開口部が形成されたシリコン酸化膜を有する半導体
基板において、拡散源として不純物を含む多結晶シリコ
ン膜およびＯＶＤ法によるシリコン酸化膜よりなる複合
膜を形成する第１工程。 液状物、質を基板表面に平坦に塗布し同物質による膜を
形成する第２工程、プラズマエツチングにより、一様に
開口部以外のシリコン酸化膜上の複合膜が露出するまで
エツチングする第３工程。 露出された複合膜をエツチング後、第２工程による膜を
除去する第４工程、拡散を行なわない開口部に形成され
た第１工程の複合膜をエツチングする第５工程、拡散を
行なう開口部にて拡散領域を形成し、且つ電極を形成す
る第６エ程よりなることを特徴とする半導体装置の製造
方法。 ２、前記液状物質がホト・レジスト、ポリイミド樹脂、
液状シリカフィルムであることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 ３、前記プラズマエツチングは酸素ガスアルイハフレオ
ン系ガスによるものであることを特徴とする特許請求の
範囲第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195478A JPS5984576A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195478A JPS5984576A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984576A true JPS5984576A (ja) | 1984-05-16 |
Family
ID=16341749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195478A Pending JPS5984576A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2374368A1 (fr) * | 1976-12-16 | 1978-07-13 | Gen Electric | Composition thermoplastique renforcee de polyester |
| US5071789A (en) * | 1985-08-02 | 1991-12-10 | Kabushiki Kaisha Toshiba | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device |
-
1982
- 1982-11-08 JP JP57195478A patent/JPS5984576A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2374368A1 (fr) * | 1976-12-16 | 1978-07-13 | Gen Electric | Composition thermoplastique renforcee de polyester |
| US5071789A (en) * | 1985-08-02 | 1991-12-10 | Kabushiki Kaisha Toshiba | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209349A (en) | Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching | |
| US3849216A (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by using the method | |
| JPH0570303B2 (ja) | ||
| US3833429A (en) | Method of manufacturing a semiconductor device | |
| JPH0123949B2 (ja) | ||
| JPS5915495B2 (ja) | 半導体装置 | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JPS5984576A (ja) | 半導体装置の製造方法 | |
| JP2603259B2 (ja) | ベース・エミッタコンタクト構成体及びその製造方法 | |
| JPS60130134A (ja) | 集積回路の製造方法 | |
| US3977920A (en) | Method of fabricating semiconductor device using at least two sorts of insulating films different from each other | |
| JPH0366815B2 (ja) | ||
| JPS641063B2 (ja) | ||
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
| JPH0740604B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS6245174A (ja) | 半導体装置の製造方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05218306A (ja) | 半導体集積回路およびその製造方法 | |
| JPS6068652A (ja) | 半導体素子の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6225270B2 (ja) | ||
| JPS5829620B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6238857B2 (ja) | ||
| JPH05283406A (ja) | 半導体集積回路の製造方法 |