JPS598791B2 - バツテリチエツカ - Google Patents

Description

【発明の詳細な説明】 本発明は、バッテリＢ電圧をシユミツトトリガ回路Ａで
検出し発光ダイオードＬＥＤのような表示素子を駆動す
るようにしたバッテリチェッカにおいて、シユミツトト
リガ回路Ａの第１段のトランジスタＱ１のコレクタとバ
ッテリＢとの間に抵抗Ｒ１ｏと上記第１段のトランジス
タＱ１の導通時に導通するスイッチ素子との直列回路を
付加し、このスイッチ素子を逆極性に介して上記第１段
のトランジスタＱ１のコレクタを第２段のトランジスタ
Ｑ２のベースに接続して成るバッテリチェッカに係り、
その目的とするところは回路の消費電力を一定に保ち、
バッテリの充電電流を表示のいかんにかかわらず一定に
保つ為のブリーダ回路に関して、簡略化、性能向上、信
頼性の向上を図つたバッテリチェッカを提供するにある
。

一般にバッテリチェッカは、非常灯や誘導灯に用いられ
るバッテリＢが正常であるか劣化しているかを判断する
為の表示装置である。

このバッテリＢの良否を判断する方法としてバッテリＢ
の電圧を検出する方法が簡単で確実な為一般に広く河川
されている。即ちバッテリＢの劣化によりその電圧が標
準電圧から検出レベルまで低下した場合に、発光素子に
よつて表示を行ない、バッテリＢの不良を表示する。ま
たバッテリＢが光電回路に接続されていない場合にも表
示を行ないバッテリＢ部分の異常を表示するのである。
定期点検でバッテリＢの良否を確認する場合には、期定
時間だけ非常点灯させ、その間に表示動作をしたものは
バッテリＢが劣化している事が一泪でわかる。この場合
に器具の数が複数の場合規定時間になつた時、同時に上
記の確認をすることは困難であるため、期定時間がきた
ら直ぐに商用電源を復帰させ、その時点で表示していた
ものは、たとえ電圧が回復しても表示しつづける機能が
必要となる。従つて言いかえれば、バッテリチェッカの
機能としては検出レベル（標準電圧よりも低い）で表示
するが、一旦表示したら、検出レベル以上の電圧になつ
ても表示が消えてはならないのである。そしてフ表示を
消すのは確認をすべて終えた時点で点検者の意志で行な
い、その場合に、バッテリＢ電圧が十分回復している時
にのみリセットできるようなものでなければならない。
従つてバッテリチェッカの機能としては、検出レベルと
リセットレベルの間にヒステリス効果を有することが必
要であり、リセットレベルは、バッテリＢの標準電圧も
しくは、最高充電電圧よりも高くとらねばならず、更ｔ
こりセツトする場合Ｉこはこの高いりセツトレベルの電
圧を加えるようにする必要がある。

第３図及び第４図は七述のようなバツテリチエツカ（こ
おける夫々バツテリＢが正常な場合とバツテリＢが不良
の場合と１こおける動作条沖を示すものであつて、図中
ＶＢはバツデリＢ電圧、ＲＳはりセツト信号、Ｌ，，Ｌ
２は夫々シユミツトトリガ回路Ａの検出電圧レベル及び
りセツト検出電圧レベル、時刻Ｔ．は放電開始時刻、Ｔ
，は期定時間経過時刻、Ｔ，は商用電源復帰時刻、Ｔ，
はリセツ・卜動作時刻である。

従つて第３図に示すようにバツテリＢが正常の時たとえ
規定時間経過時刻Ｔ，を超えて時刻Ｔ，に表示を開始し
ても、時刻Ｔ，に商用電源が回復してバツテリＢ電圧Ｖ
Ｂが士分回復した後、時刻Ｔ３６こりセツト信号ＲＳを
与えてりセツトすれば表示は消える。一力第４図に示す
ようにバツテリＢが不良の場合には規定時間内に時刻１
で表示を開始し、規定時間経過時刻Ｔ，ｔこ同時に曲用
電源が回復してもバツテリＢ電圧ＶＢが十分回復しない
場合は、時刻Ｔ３ｌこりセツトＲＳを与えてりセツトを
してもりセツト信号ＲＳが検出レベルＬ，より低下した
時刻ｔ′３には再表示動作をし、結局表示は消えないの
である。第５図は従来のバツテリチエツカの回路図を示
し、この第５図回路において、Ｒ，は充電抵抗、ＳＴは
整流ブリツジ、Ｂはバツテリ、Ｓはリレー接点Ｄ，はり
セツト用ダイオード、Ｃ，はりセツト用コンデンサ、Ｌ
ＥＤは発光ダイオードであり、一点鎖線内に示すＡは、
ヒユミツトトリガ回路であるまずシユミツトトリガ回路
Ａにおける動作を以下稍こ説明する。

シユミツトトリガ回路Ａにおいて第１、第２段のトラン
ジスタＱ，，Ｑ，が犬々Ｑ１遮断Ｑ，飽和の状態にある
場合第６図の通りとなる。この第６図の伏態から入力電
圧Ｖｉが増大してゆきＱ，が飽和へ、Ｑ，が遮断に向か
う瞬間の電圧がりセツト電圧となるものであり、このと
きの入力電圧を（１）Ｅとする。また第６図より トランジスタＱ，エミツタ電位ＶＥは、 トランジスタＱ１を飽和させる電圧０ＥはＶＥにＶＢＥ
（Ｓａｔ）１を加えた値１こ等しい。

次に第１、第２段トランジスタＱ，，Ｑ，が犬々Ｑ，飽
和、Ｑ，遮断伏態にある場合第７図の通りとなる。この
第１図の伏態から入力電圧Ｖｉが減少し、Ｑ，を遮断、
Ｑ，を鮪汗旧こ移転させる瞬間の電圧が動作電圧となる
ものであり、このときの入力電圧が０Ｅである。かくて
第１図回路より、を得ることができる。従つて［有］式
より、これを［相］式に代人して従つて、近似式として
次の二式を得る。

今バツテリチエツカとしてシユミツト回路を使用する場
合、ＥＥとして０８Ｖ／セル、０Ｅとして３Ｖ／セル程
度のヒステリス特性が必要である。

なぜならば非常点灯させて電池電圧が低下した場合、商
用電源ＡＣが復帰しても前述のようにりセツト動作を行
なわない限り表示しつづけることがバツテリチエツカの
機能として必要なためである。従つて上式０，［相］に
おいて０Ｅ，０Ｅを定める場合、抵抗Ｒ４，Ｒ５が設計
ポイントとなる。この抵抗Ｒ４，Ｒ５をＲ４〉〉Ｒ５と
すれば十分なヒステリス効果を得ることができるのであ
るが、この場合Ｑ１が導通したときの電流１Ｃ１とＱ２
が導通したときの電流１Ｃ２はＩＣ２》ＩＣｌとなつて
バツテリチエツカ回路の消費電流は表示の有無によつて
大きくかわる。今もし表示している伏態で商用電源ＡＣ
が復帰した場合においてりセツト動作をしなければバツ
テリＢの光電電流を表示のために消費することとなり、
りセツトをした場合の充電電流と大きく異なつて一定の
充電電流を得ることができずバツテリＢの信頼性寿命に
影響を与えて好ましくない問題があつた。即ち一般に非
常灯誘導灯バツテリ一は規定時間内に十分満たんに充電
され、更にバツテリＢの寿命｝ζ影響しないような充電
電流（約１／３『Ｃ）でトツクル充電している。

この充電電流より少なければ規定時間内に充電を完了す
ることができず、従つて非常時の非常点灯時間を短かく
する。またこの充電電流より多ければ過充電となり、バ
ツテリＢの寿命を短縮する。従つてＥ述のようにバツテ
リＢに電圧検出表示用のバツテリチエツカを附加して表
示する場合、このバツテリチエツカの回路が電力を消費
することになり、しかもこの電力は約２０ｍＡ（１／６
０Ｃ）程度にもなつてバツテリＢ両端から供給されるた
め、充電時に上記表示動作をしている場合には、バツテ
リＢの充電電流を減らす事になりバツテリ一容量の回復
を遅らせることになる。そこでこれを防ぐため、バツテ
リチエツカの回路が表示動作をしている時、正規の充電
電流が流れるように充電回路の設計を行なつたとすると
、今度は充電中において表示がない場合には、Ｔ−０Ｃ
＋両Ｃ＝ΣＮＣの充電電流がバツテリＢに供給され、バ
ツテリＢを過充電させ、寿命を低減する結果となるとい
う問題があつたのである。従つてバツテリＢにバツテリ
チエツカを附加する場合には、表示の有無によつても充
電電流に変化を与えないようにバツテリチエツカの消費
電流を常に一定にする必要を生ずるのであるが、このよ
うな目的で提供されるのが第８図の従来例回路である。

第８図回路は第５図従来例回路に、トランジスタＱ３と
抵抗Ｒｌｌ，Ｒｌ２、ツエナーダイオードＺＤｌ、ダイ
オードＤ３、コンデンサＣ４により構成されたブリーダ
回路Ｘを附加し、トランジスタＱ１の導通時にＱ３も導
通して電流１Ｄを流し、トランジスタＱ２が導通した表
示動作時には上記電流１Ｄを遮断するようにし、この場
合１Ｃ２＋ＩＤと選ぶことによつて、バツテリチエツカ
の回路には常に１Ｃ２キＩＤ＝Ｉの電流を流し、表示動
作のいかんにかかわらずバツテリＢの充電電流を一定に
保つような構成にしたものである。ところがかかる従来
例回路においては、一応バツテリＢの充電電流を略一定
に保つことができるのであるが、反面ブリーダ回路Ｘが
シユミツトトリガ回路Ａとは独立した別の付属回路とな
り、部品点数が増加し、コスト高になる問題があつた。
本発明は上述の点に鑑みて提供せるものであつて、以下
本発明の一実施例を図面により詳述する。

第１図は本発明の一実施例回路を示し、第５図従来例回
路において抵抗ＲｌＯ及びスイツチ素子としてのダイオ
ードＤ２を付加して構成されており、また３，４式にお
いて、Ｒ４；Ｒ５とえらび、よつてＩＣｌ；ＩＣ２とし
ている。

またＲ４》ＲｌＯである。このためトランジスタＱｌ，
Ｑ２のいずれが導通しているときも、バツテリチエツカ
の回路の消費電流は一定となり、従つて表示の有無によ
る充電電流の変動もなくすことができるものである。次
に第１図回路の動作について説明する。

今Ｒ４；Ｒ５とすることによつて３，４式より０Ｅ；１
Ｅとなつてこのままではヒステリス効果は得られないこ
とになる。そこで抵抗ＲｌＯ（》Ｒ４）とダイオードＤ
２とを接続することによつて、Ｑ１が導通の時にはＲｌ
ＯからＤ２を介してＱ１のコレクタ電流を流し、バツテ
リ一電圧が低下してＱ，が遮断領域に入つてくると、こ
の電流がＱ２のベース電流となり、Ｑ２を導通領域にも
ちこむ。この伏態でエミツタ抵抗Ｒ８の電圧降下の効果
でＱ１が急激に遮断し、Ｑ２は急激に導通する。この場
合の電圧はＥＥであり、で定まる電圧で動作する。

次にＱ２が導通しておりりセツト電圧が印加された場合
はＱ１がリセツ卜高電圧によつて遮断伏態から導通伏態
に入ろうとする。しかしながらダイオードの順方向ＯＮ
電圧の為１ｃ（は流れず依然としてＲｌＯを流れる電流
はＱ２のベース電流となつてＱ２を導通しつづける。更
にりセツト電圧が上昇して十分なヒステリス効果の得ら
れるようなレベルに達した時においては、強制的にＱ１
を導通領域に引き込もうとする為、図中ａ点の電位ａが
降下して同図中ｂ点の電位Ｖｂとの間にＶｂ−ａ＝ＶＤ
ＯＮＶＤＯＮ：Ｄ２の順方向の０Ｎ電圧の関係が成立し
た時点において、Ｒ，Ｏを介するＱ２のベース電流はＤ
２を介してＱ１のコレクタ電流に切替つてＱ２を急激に
遮断し、同時にエミツタ抵抗Ｒ８の効果によつてＱ１を
急激に導通する。

従つて、Ｒ４Ｒ５，ＩＣｌごＩＣ２であつてもヒステリ
ス効果を得ることが可能となるものであり、〜ＣＣＸＲ
８この鴨合のりセツト電圧は１Ｅ−？−１−ＶＩ３Ｅ（
Ｓａｔ）１Ｐ−牢ｐで与えられる１Ｅの値よりはるかに
高い電圧である。

また第２図は本発明の別の実抱例の回路を示し、スイツ
チ素子としてはトランジスタＱ４とツエナーダイオード
ＺＤ２との組合せ回路が用いられ、この組合せ回路によ
るスイツチ素子と抵抗ＲｌＯとを第５図従来例の回路に
付加してある。

従つて第２図実施例回路にあつては、まずＱ１が導通の
時Ｒ８の逆起電力によつてＱ２は遮断している。従つて
図中Ｃ点の電位は高くツエナーダイオードＺＤ２を導通
して抵抗ＲｌＯを介して電流１Ｃ′１を流している。こ
の伏態において、バツテリ一電圧が低下して、を満足す
る電圧に至ると、Ｑ，が遮断領域に入ろうとし、ａ点の
電位をもち上げる。するとＱ３も遮断領域に入ろうとす
るためＩＣ′１はＱ２のベース電流となり、Ｑ２を導通
領域に引き込むエミツタ抵抗Ｒ８の効果によつてこの動
作を跳躍的に進行させ、Ｑ１を遮断、Ｑ２を導通にする
。次にＱ２が導通しており、バツテリＢ電圧が回復した
場合に、りセツト電圧が印加されたとき、Ｑ１がりセツ
トパルスの高電圧によつて遮断伏態から導通伏態に入ろ
うとする。しかしトランジスタのＱ２のＣＥ（Ｓａｔ）
４の為、ＩＣ′ｌは流れず依然としてＲｌＯを流れる電
流はＱ２のベース電流となつてＱ２を導通しつづける。
更にりセツト電圧が上昇して十分なヒステリス効果の得
られるようなレベルに達した時、強制的にＱ１を導通領
域に引き込もうとする為、ａ点の電位が降下し、ｂ点の
電位Ｖｂとの間に、Ｖｂ−ａ＝ＶｃＥ（Ｓａｔ）４の関
係が成立するときがくる。Ｑ１が半導通伏態になるとＩ
Ｃｌが流れ出し、Ｒ８の電圧降下を増大させる為、Ｑ２
は遮断の方向に動作してＣ点の電位をもち上げることに
なる。かくてａ点の電位ａとＣ点の電位ｃとの間に、ｂ
−Ｖａ＝ＺＤ２＋ＶＢＥ（Ｓａｔ）４を満足する伏態に
至ると、Ｑ４は導通してこれまで抵抗ＲｌＯを介してＱ
２のベース電流を供給していたものが）Ｑ４を介してＩ
Ｃ′１が流れることになり、Ｑ２を急激に遮断させると
ともにＱ１を急激に導通させるに至るものであり、従つ
てＲ４ミＲ５，ＩＣｌミＩＣ２であつてもヒステリス効
果を得る事ができ、この場合のりセツト電圧は４Ｅごｂ
巴？？＋Ｅ（Ｓａｔ）１Ｐｊ−１−Ｐで与えられる（＋
）Ｅの値より、はるかに高い電圧となつている。

土述のように本発明においては、シユミツトトリガ回路
の第１段のトランジスタのコレクタとバツテリとの間に
抵抗と上記第１段のトランジスタの導通時に導通するス
イツチ素子との直列回路を付加し、このスイツチ素子を
逆極性に介して上記第１段のトランジスタのコレクタを
第２段のトランジスタのベースに接続したものであるか
ら、バツテリチエツカとして消費する消費電力を表示の
有無に関係なく常に一定にすることができてかつバツテ
リ電圧検出の動作に十分なヒステリシスを与えることが
でき、しかも別個にブリーダ回路を設ける必要がないた
め、回路構成を簡略化して部品点数を減らし、コストダ
ウンを可能にするとともに信頼性を向上することができ
る効果を有する。

【図面の簡単な説明】

第１図は本発明一実施例の回路図、第２図は同上の他の
実施例の回路図、第３図は一般のバツテリチエツカのバ
ツテリ正常時の動作説明図、第４図は同上バツテリチエ
ツカのバツテリ不良時の動作説明図、第５図は従来例の
回路図、第６図及び第７図はシユミツトトリガ回路の動
作説明図、第８図は他の従来例の回路図であり、Ａはシ
ユミツトトリガ回路、Ｂはバツテリ、ＲｌＯは抵抗、Ｌ
ＥＤは発光ダイオード、Ｑｌ，Ｑ２は夫々トランジスタ
である。

Claims (1)

【特許請求の範囲】
1. １ バッテリ電圧をシユミツトトリガ回路で検出し発光
   ダイオードのような表示素子を駆動するようにしたバッ
   テリチェッカにおいて、シユミツトトリガ回路の第１段
   のトランジスタのコレクタとバッテリとの間に抵抗と上
   記第１段のトランジスタの導通時に導通するスイッチ素
   子との直列回路を付加し、このスイッチ素子を逆極性に
   介して上記第１段のトランジスタのコレクタを第２段の
   トランジスタのコレクタを第２段のトランジスタのベー
   スに接続して成るバッテリチェッカ。