JPS5994152A - 高速ロギング方式 - Google Patents
高速ロギング方式Info
- Publication number
- JPS5994152A JPS5994152A JP57203419A JP20341982A JPS5994152A JP S5994152 A JPS5994152 A JP S5994152A JP 57203419 A JP57203419 A JP 57203419A JP 20341982 A JP20341982 A JP 20341982A JP S5994152 A JPS5994152 A JP S5994152A
- Authority
- JP
- Japan
- Prior art keywords
- logging
- area
- program
- real address
- buffer area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ１発明の技術分野
本発明は仮想記憶方式のデータ処理システにおけるロギ
ング方式に関する。
ング方式に関する。
（ｂｌ技術の背景
データ処理システムの誤動作の形態は、ハードウェアの
故障、設計の過誤などハードウェアだけに原因がある場
合と、マイクロプログラムやソフトウェアの設計などに
原因がある場合、ハードウェア、マイクロプログラムお
よびソフトウェアが複雑にからみ合って発生する場合な
ど様々である。
故障、設計の過誤などハードウェアだけに原因がある場
合と、マイクロプログラムやソフトウェアの設計などに
原因がある場合、ハードウェア、マイクロプログラムお
よびソフトウェアが複雑にからみ合って発生する場合な
ど様々である。
一般に、このような障害が発生ずると、その原因解明も
困難で、長時間を要する。このような障害の原因を究明
するための障害調査や性能測定を行なうのに、システム
の動作状態をトレースするロギングが行なわれる。
困難で、長時間を要する。このような障害の原因を究明
するための障害調査や性能測定を行なうのに、システム
の動作状態をトレースするロギングが行なわれる。
（１１，１従来技術とその問題点
従来のロギング方式としては、常時ロギング方式と途中
起動ロギング方式とがある。常時ロギング方式は、常に
主記憶装置にロギングプログラムとロギング結果を記憶
するバッファ領域を確保しておく方式で、通常の運用で
必要のないロギングが行なわれるのでシステム全体とし
て効率が低下し、またロギングに必要な実記憶領域を占
有したままとなるので、主記憶装置の記憶容量を低下さ
せる。
起動ロギング方式とがある。常時ロギング方式は、常に
主記憶装置にロギングプログラムとロギング結果を記憶
するバッファ領域を確保しておく方式で、通常の運用で
必要のないロギングが行なわれるのでシステム全体とし
て効率が低下し、またロギングに必要な実記憶領域を占
有したままとなるので、主記憶装置の記憶容量を低下さ
せる。
第１図は途中起動ロギング方式を示すもので、仮想記憶
領域１中に、仮想アドレスと実アドレスが一致する領域
ＮＵＣＬＩＵＳ （核）のほかにロギング用のプログ
ラム領域１ｂやロギングのへソファ領域１ｃ、通常のデ
ータ処理のためのプログラムやデータ領域１ｄが設けら
れている。ＮＵＣＬＩＵＳは、システムの０番地から固
定の領域を持っていて、ハードウェアとソフトウェアと
のインターフェースとなったり、常駐化しておかなけれ
ばならないプログラムが配置されている。２は主記憶装
置で、ロギングを実行する際は、仮想記憶領域１中のロ
ギング用プログラム領域１ｂおよびバッファ領域ＩＣの
内容が主記憶装置２のページングされたアドレス２ｂ、
２Ｃに転送され、ロギングが実行される。
領域１中に、仮想アドレスと実アドレスが一致する領域
ＮＵＣＬＩＵＳ （核）のほかにロギング用のプログ
ラム領域１ｂやロギングのへソファ領域１ｃ、通常のデ
ータ処理のためのプログラムやデータ領域１ｄが設けら
れている。ＮＵＣＬＩＵＳは、システムの０番地から固
定の領域を持っていて、ハードウェアとソフトウェアと
のインターフェースとなったり、常駐化しておかなけれ
ばならないプログラムが配置されている。２は主記憶装
置で、ロギングを実行する際は、仮想記憶領域１中のロ
ギング用プログラム領域１ｂおよびバッファ領域ＩＣの
内容が主記憶装置２のページングされたアドレス２ｂ、
２Ｃに転送され、ロギングが実行される。
このようにロギング用のプログラム領域１ｂおよびバッ
ファ領域１ｃは、仮想記憶上は連続であるが、実アドレ
スは不連続であるため、実アドレス上のページが異なる
場合は、各ページごとにページングのためのチャネルコ
マンドを生成しなければならないので、入出力のチャネ
ルコマンＩ・が大きくなり、入出力のエラーリトライ処
理も複雑になり、効率が低下するという欠点がある。ま
た性能測定などの場合は、測定結果を磁気テープ装置３
に退避させるが、そのような場合、チャネルコマンドで
磁気テープ装置に書込みを行なう際に、バッファ領域中
の測定結果が実アドレス上で非連続になっていると、磁
気テープなどの外部媒体３に退避させるのに時間がかか
り、システム全体としての効率が低下する。そのため特
に小型のシステムにおいては問題が大きい。
ファ領域１ｃは、仮想記憶上は連続であるが、実アドレ
スは不連続であるため、実アドレス上のページが異なる
場合は、各ページごとにページングのためのチャネルコ
マンドを生成しなければならないので、入出力のチャネ
ルコマンＩ・が大きくなり、入出力のエラーリトライ処
理も複雑になり、効率が低下するという欠点がある。ま
た性能測定などの場合は、測定結果を磁気テープ装置３
に退避させるが、そのような場合、チャネルコマンドで
磁気テープ装置に書込みを行なう際に、バッファ領域中
の測定結果が実アドレス上で非連続になっていると、磁
気テープなどの外部媒体３に退避させるのに時間がかか
り、システム全体としての効率が低下する。そのため特
に小型のシステムにおいては問題が大きい。
ｆｄ＋発明の目的
本発明は、従来のロギング方式におけるこのような問題
を解決し、主記憶装置の記憶容量を低下させたり、効率
低下を来すことがなく、且つロギング処理を高速に行な
えるようにすることを目的とする。
を解決し、主記憶装置の記憶容量を低下させたり、効率
低下を来すことがなく、且つロギング処理を高速に行な
えるようにすることを目的とする。
（ｅ１発明の構成
この目的を達成するために本発明は、仮想アドレスと実
アドレスが一致する領域（ＮＵＣＬＩＵＳ ）を持つ仮
想アドレス方式のデータ処理装置において、仮想記憶領
域のＮＵＣＬＩＵＳの後に実アドレスと対応する領域に
、ロギング用のプログラムおよびロギング・バッファ領
域をまとめて設け、ＩＰＬ時の設定により、上記ＮＵＣ
ＬＩＵＳの直後のロギング用プログラムおよびバッファ
領域を主記憶装置の対応する実アドレスに読み込んでロ
ギングを実行する方式を採っている。
アドレスが一致する領域（ＮＵＣＬＩＵＳ ）を持つ仮
想アドレス方式のデータ処理装置において、仮想記憶領
域のＮＵＣＬＩＵＳの後に実アドレスと対応する領域に
、ロギング用のプログラムおよびロギング・バッファ領
域をまとめて設け、ＩＰＬ時の設定により、上記ＮＵＣ
ＬＩＵＳの直後のロギング用プログラムおよびバッファ
領域を主記憶装置の対応する実アドレスに読み込んでロ
ギングを実行する方式を採っている。
ｆｆ）発明の実施例
次に本発明による高速ロギング方式が実際上どのように
具体化されるかを実施例で説明する。第２図、第３図は
本発明による高速ロギング方式の実施例を示した図であ
る。第２図のような方式を採るか第３図のような方式を
採るかは、ＩＰＬ時に設定される。
具体化されるかを実施例で説明する。第２図、第３図は
本発明による高速ロギング方式の実施例を示した図であ
る。第２図のような方式を採るか第３図のような方式を
採るかは、ＩＰＬ時に設定される。
第２図において、■は仮想記憶領域、２は主記憶装置で
ある。仮想記憶領域１中には、ＮＵＣＬＩｔｌＳのほか
にロギング用のプログラム領域１ｂやロギングのバッフ
ァ領域ＩＣが設けられているが、これらの領域は、Ｎ［
ＩＣＬＩＵＳのすぐ後に、まとめて設５− けられている。しかもＮＵＣＬＩＵＳの領域と同様に、
主記憶装置の対応する実アドレスと対応するように配置
される。１ｄは、データ処理用のプログラムおよびデー
タ領域である。
ある。仮想記憶領域１中には、ＮＵＣＬＩｔｌＳのほか
にロギング用のプログラム領域１ｂやロギングのバッフ
ァ領域ＩＣが設けられているが、これらの領域は、Ｎ［
ＩＣＬＩＵＳのすぐ後に、まとめて設５− けられている。しかもＮＵＣＬＩＵＳの領域と同様に、
主記憶装置の対応する実アドレスと対応するように配置
される。１ｄは、データ処理用のプログラムおよびデー
タ領域である。
上記のようにロギング用のプログラム領域１ｂおよびロ
ギングのバッファ領域１ｃは、ＮＵＣＬＩｔｌＳのすぐ
後に、実アドレスと対応するようにまとめて設けられて
いるので、ロギング用のプログラムおよびバッファ領域
を主記憶装置２に読み込んだ状態では、ＮＵＣＬＩＵＳ
２ ａの直後に、ロギング用のプログラム領域２ｂと
バッファ領域２ｃがまとめて記憶される。
ギングのバッファ領域１ｃは、ＮＵＣＬＩｔｌＳのすぐ
後に、実アドレスと対応するようにまとめて設けられて
いるので、ロギング用のプログラムおよびバッファ領域
を主記憶装置２に読み込んだ状態では、ＮＵＣＬＩＵＳ
２ ａの直後に、ロギング用のプログラム領域２ｂと
バッファ領域２ｃがまとめて記憶される。
このようにＮ［１ＣＬｔｌｌＳと同様に、ロギング用の
プログラム領域もバッファ領域も、仮想記憶領域と実ア
ドレスが対応しているので、プログラム領域およびバッ
ファ領域もＮＵＣＬＩＵＳ １ ａと同じ単位で実アド
レスに読み込めるようにしておけば、ページングのため
の効率低下が防止され、ロギングの実行を迅速に行なう
ことができる。
プログラム領域もバッファ領域も、仮想記憶領域と実ア
ドレスが対応しているので、プログラム領域およびバッ
ファ領域もＮＵＣＬＩＵＳ １ ａと同じ単位で実アド
レスに読み込めるようにしておけば、ページングのため
の効率低下が防止され、ロギングの実行を迅速に行なう
ことができる。
領域２ｄには、データ処理用のプログラムおよ６−
びデータが記憶される。
上記のようにしてロギングを行なうかどうかは、運用に
より、ＩＰＬ時の設定で選択される。即ちＩＰｌ１時に
ロギングを行なうように指定しておけば、ＩＰＬ時にＮ
ＵＣＬＩＵＳプログラムを実アドレスに読み込んでシス
テムを初期化するプログラムを読み込んだ隊に、自動的
に仮想記憶領域のプログラム１ｂおよびバッファ領域Ｉ
Ｃが実アドレスに読み込まれ、ロギングが行なわれる。
より、ＩＰＬ時の設定で選択される。即ちＩＰｌ１時に
ロギングを行なうように指定しておけば、ＩＰＬ時にＮ
ＵＣＬＩＵＳプログラムを実アドレスに読み込んでシス
テムを初期化するプログラムを読み込んだ隊に、自動的
に仮想記憶領域のプログラム１ｂおよびバッファ領域Ｉ
Ｃが実アドレスに読み込まれ、ロギングが行なわれる。
ＩＰＬ時にロギングを行なわないとの指定がなされてい
る場合は、プログラム１ｂおよびバッファ領域ＩＣは実
アドレスに読み込まれず、ロギングも行なわれない。即
ち第３図のように、ＮＵＣＬＩＵＳを実アドレスに読み
込んでも、ロギング用プログラムおよびバッファ領域は
読み込まれず、ロギング領域は使用されない。
る場合は、プログラム１ｂおよびバッファ領域ＩＣは実
アドレスに読み込まれず、ロギングも行なわれない。即
ち第３図のように、ＮＵＣＬＩＵＳを実アドレスに読み
込んでも、ロギング用プログラムおよびバッファ領域は
読み込まれず、ロギング領域は使用されない。
このようにロギングを行なわない場合は、実アドレスの
領域は、第２図のようにロギングを行なう場合に比べて
大きくなり、従来の常時ロギング方式のように実アドレ
スの領域が占有されて、オーハーヘソドを招くようなこ
とはない。
領域は、第２図のようにロギングを行なう場合に比べて
大きくなり、従来の常時ロギング方式のように実アドレ
スの領域が占有されて、オーハーヘソドを招くようなこ
とはない。
＋ｇ＋発明の効果
以上のように本発明によれば、仮想記憶領域にロギング
用のプログラム領域とバッファ領域を、ＮＵＣＬＩＵＳ
の直後に同じ単位で設け、ＮＵＣＬＩＵＳと同時に実ア
ドレス上読み込まれるようにすると共に、ロギングを行
なうかどうかは、ＩＰＬ時に指定するようにしている。
用のプログラム領域とバッファ領域を、ＮＵＣＬＩＵＳ
の直後に同じ単位で設け、ＮＵＣＬＩＵＳと同時に実ア
ドレス上読み込まれるようにすると共に、ロギングを行
なうかどうかは、ＩＰＬ時に指定するようにしている。
そのためロギングを要する場合のみＩＰＬでロギングを
指定し、ロギングを要しない場合はロギングを指定しな
ければ、ロギングによる通電のシステム稼働への影響を
最低限に抑えることができ、システムを最大限に効率化
できる。
指定し、ロギングを要しない場合はロギングを指定しな
ければ、ロギングによる通電のシステム稼働への影響を
最低限に抑えることができ、システムを最大限に効率化
できる。
ロギングを行なう場合でも、ページングによる速度低下
を来すことがなく、またデータの外部媒体への退避が１
つのコマンドで迅速に行なわれるので、ロギング動作が
高速化される。したがって本発明は、ロギングを比較的
頻繁に行なう小型のシステムに極めて有効である。
を来すことがなく、またデータの外部媒体への退避が１
つのコマンドで迅速に行なわれるので、ロギング動作が
高速化される。したがって本発明は、ロギングを比較的
頻繁に行なう小型のシステムに極めて有効である。
第１図は従来の途中起動によるロギング方式を示す図、
第２図と第３図は本発明による高速ロギング方式を示す
図である。 図において、■は仮想記憶領域、１ａはＮＵＣＬＩＩＪ
Ｓ、１ｂはロギング用プログラム領域、ＩＣはロギング
用バッファ領域、１ｄは通電のデータ処理用プログラム
およびデータ領域、２は実アドレス、２ａは実アドレス
上のＮＵＣＬＩ［ＩＳ 、 ２ ｂは実アドレス上のロ
ギング用プログラム領域、２Ｃは実アドレス上のロギン
グ用バッファ領域、２ｄは実アドレス上のデータ処理用
プログラムおよびデータ領域、３は外部媒体をそれぞれ
示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔９−
第２図と第３図は本発明による高速ロギング方式を示す
図である。 図において、■は仮想記憶領域、１ａはＮＵＣＬＩＩＪ
Ｓ、１ｂはロギング用プログラム領域、ＩＣはロギング
用バッファ領域、１ｄは通電のデータ処理用プログラム
およびデータ領域、２は実アドレス、２ａは実アドレス
上のＮＵＣＬＩ［ＩＳ 、 ２ ｂは実アドレス上のロ
ギング用プログラム領域、２Ｃは実アドレス上のロギン
グ用バッファ領域、２ｄは実アドレス上のデータ処理用
プログラムおよびデータ領域、３は外部媒体をそれぞれ
示す。 特許出願人 富士通株式会社代理人 弁理士
青 柳 稔９−
Claims (1)
- 【特許請求の範囲】 仮想アドレスと実アドレスが一致する領域（ＮＯＣＬＩ
ＵＳ ）を持つ仮想アドレス方式のデータ処理装置にお
いて、 仮想記憶領域のＮＵＣＬＩ［ＩＳの後に実アドレスと対
応する領域に、ロギング用のプログラムおよびロギング
・バッファ領域をまとめて設け、ＩＰＬ時の設定により
、上記ＮＵＣＬＩＵＳの直後のロギング用プログラムお
よびバッファ領域を主記憶装置の対応する実アドレスに
読み込んでロギングを実行することを特徴とする高速ロ
ギン、グ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203419A JPS5994152A (ja) | 1982-11-19 | 1982-11-19 | 高速ロギング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203419A JPS5994152A (ja) | 1982-11-19 | 1982-11-19 | 高速ロギング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994152A true JPS5994152A (ja) | 1984-05-30 |
Family
ID=16473757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57203419A Pending JPS5994152A (ja) | 1982-11-19 | 1982-11-19 | 高速ロギング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076055A (ja) * | 1993-04-22 | 1995-01-10 | Bull Sa | オペレーティングシステムのデバッギング用ツール |
-
1982
- 1982-11-19 JP JP57203419A patent/JPS5994152A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076055A (ja) * | 1993-04-22 | 1995-01-10 | Bull Sa | オペレーティングシステムのデバッギング用ツール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7483228B2 (en) | Hard disk drive with reduced power consumption, related data processing apparatus, and I/O method | |
| US6775744B2 (en) | Disk memory device | |
| JPS5994152A (ja) | 高速ロギング方式 | |
| US7406562B2 (en) | Information read/write device | |
| US4652994A (en) | System for transmitting data to auxiliary memory device | |
| JPH0612342A (ja) | Ｒａｍの故障検出方法 | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| KR0181487B1 (ko) | 버퍼 램을 이용한 프로그램 구동 장치 및 방법 | |
| JPS58182774A (ja) | 制御装置 | |
| JPH04167031A (ja) | トレース方式 | |
| JPH0451344A (ja) | メモリチエック機能を有する画像処理装置 | |
| JPS61156348A (ja) | 記憶装置 | |
| JPH11249937A (ja) | コンピュータシステム | |
| JPS58114151A (ja) | 共通制御方式 | |
| CN120973768A (zh) | 数据处理方法、装置、设备、存储介质及程序产品 | |
| JPH0239342A (ja) | Ｒａｍディスクの記憶保全方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS61190647A (ja) | デ−タ処理装置 | |
| JPH04102117A (ja) | 磁気ディスク装置 | |
| JPH03176710A (ja) | 情報処理装置の初期化制御方式 | |
| JPH0487077A (ja) | データ処理装置 | |
| JPH01191247A (ja) | 計算機の記憶保持装置 | |
| JPS59133656A (ja) | デ−タ処理方式 | |
| JPS5937643U (ja) | デ−タ収録装置 | |
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 |