JPS599447Y2 - Ｂ級増幅回路 - Google Patents
Ｂ級増幅回路Info
- Publication number
- JPS599447Y2 JPS599447Y2 JP13458578U JP13458578U JPS599447Y2 JP S599447 Y2 JPS599447 Y2 JP S599447Y2 JP 13458578 U JP13458578 U JP 13458578U JP 13458578 U JP13458578 U JP 13458578U JP S599447 Y2 JPS599447 Y2 JP S599447Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- amplifier circuit
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Building Environments (AREA)
Description
【考案の詳細な説明】
本考案はＢ級増幅回路に係り、特に電力損失を軽減し集
積回路化が容易になるように改良したＢ級増幅回路に関
する。
積回路化が容易になるように改良したＢ級増幅回路に関
する。
一般にＢ級電力増幅回路、例えばＢ級音声出力回路にお
いては、周知の通り理論的な効率（出力電圧／入力電圧
）は正弦波出力の場合に最大出力時においてπ／４−＃
０．７８である。
いては、周知の通り理論的な効率（出力電圧／入力電圧
）は正弦波出力の場合に最大出力時においてπ／４−＃
０．７８である。
残りの約２２％はＢ級出力段での電力損失となる。
またＢ級出力段での最大電力損失Ｐｃｍａｘは、出力電
圧振幅が最大出力電圧振幅のπ／２の時に起こり、最大
出力電力をＰｏｍａｘとすると、ＰＣｍａｘ牛０ ．
４ Ｐｏｍａｘになる。
圧振幅が最大出力電圧振幅のπ／２の時に起こり、最大
出力電力をＰｏｍａｘとすると、ＰＣｍａｘ牛０ ．
４ Ｐｏｍａｘになる。
しかしこの計算式により示されるＰｃｍａｘは理想的な
値であり、実際はＢ級出力段でのトランジスタ飽和電圧
等により効率はもつと悪くなる方向になる。
値であり、実際はＢ級出力段でのトランジスタ飽和電圧
等により効率はもつと悪くなる方向になる。
即ち、例えば最大出力電力ＰｏｍａｘがＬＯＷとすると
、ＰＣｍａｘは少なくとも４Ｗとなり、Ｂ級出力段を集
積回路化しようとすれば最大電力損失Ｐｃｍａｘの最大
定格は４Ｗ必要となる。
、ＰＣｍａｘは少なくとも４Ｗとなり、Ｂ級出力段を集
積回路化しようとすれば最大電力損失Ｐｃｍａｘの最大
定格は４Ｗ必要となる。
換言すれば出力電力を１０Ｗ以上とするためには最大電
力損失Ｐｃｍａｘの最大定格が４Ｗ以上の集積回路が必
要であり、集積回路化上の技術的制約が大きかった。
力損失Ｐｃｍａｘの最大定格が４Ｗ以上の集積回路が必
要であり、集積回路化上の技術的制約が大きかった。
本考案は上記の事情に鑑みてなされたもので、出力トラ
ンジスタと電源または基準電位との間の経路に直列に電
圧制御トランジスタを挿入し、このトランジスタのベー
スを増幅出力電圧により駆動して出力トランジスタへの
電源供給電圧を変化させることによって、出力トランジ
スタの電力損失を軽減でき集積回路化に好適なＢ級増幅
回路を提供するものである。
ンジスタと電源または基準電位との間の経路に直列に電
圧制御トランジスタを挿入し、このトランジスタのベー
スを増幅出力電圧により駆動して出力トランジスタへの
電源供給電圧を変化させることによって、出力トランジ
スタの電力損失を軽減でき集積回路化に好適なＢ級増幅
回路を提供するものである。
以下図面を参照して本考案の一実施例を詳細に説明する
。
。
本考案は第１図に示すようにＳＥＰＰ ＯＴＬ方式のＢ
級増幅回路における出力トランジスタＱ１と電源端子１
０との間に電源電圧制御回路１１を挿入した点に特徴を
有するものである。
級増幅回路における出力トランジスタＱ１と電源端子１
０との間に電源電圧制御回路１１を挿入した点に特徴を
有するものである。
即ち、■は入力端子、Ｑｏは駆動トランジスタ、Ｑｌ，
Ｑ２はコンブリメンタリ接続の出力トランジスタ、Ｐは
出力端子、Ｃは出力コンテ゛ンサ、ＲＬは負荷で゛ある
。
Ｑ２はコンブリメンタリ接続の出力トランジスタ、Ｐは
出力端子、Ｃは出力コンテ゛ンサ、ＲＬは負荷で゛ある
。
そして前記制御回路１１において、電圧制御用の例えば
ＮＰＮ形のトランジスタ１２のコレクタは電源端子１０
に接続され、エミツタは出力トランジスタＱ１のコレク
タ、つまり付勢電圧供給端子に接続され、ベースはコン
デンサ１３を介して前記出力端子Ｐに接続され、かつ抵
抗１４を介して電源端子１０に接続されると共に抵抗１
５を介して接地されている。
ＮＰＮ形のトランジスタ１２のコレクタは電源端子１０
に接続され、エミツタは出力トランジスタＱ１のコレク
タ、つまり付勢電圧供給端子に接続され、ベースはコン
デンサ１３を介して前記出力端子Ｐに接続され、かつ抵
抗１４を介して電源端子１０に接続されると共に抵抗１
５を介して接地されている。
上記構或のＢ級増幅回路においては、トランジスタ１２
は抵抗１４．１５の分圧電圧がＡ級バイアスとして与え
られており、このトランジスタ１２を通じて出力トラン
ジスタＱ１へ電源電圧が供給されている。
は抵抗１４．１５の分圧電圧がＡ級バイアスとして与え
られており、このトランジスタ１２を通じて出力トラン
ジスタＱ１へ電源電圧が供給されている。
したがって出力端子Ｐの増幅出力電圧■が第２図中実線
で示すような正弦波の場合、この電圧がコンテ゛ンサ１
３を介してトランジスタ１２のベースに加わり、この電
圧に応じてトランジスタ１２のエミツタには同相の出力
電圧Ｖｐ（第２図中点線で示す）が現われる。
で示すような正弦波の場合、この電圧がコンテ゛ンサ１
３を介してトランジスタ１２のベースに加わり、この電
圧に応じてトランジスタ１２のエミツタには同相の出力
電圧Ｖｐ（第２図中点線で示す）が現われる。
この場合、図中Ｅｏは出力端子Ｐの直流電圧であり、ト
ランジスタ１２の出力電圧Ｖｐ（点線）は増幅出力電圧
■（実線）よりも出力トランジスタＱ１の飽和電圧だけ
大きくなるように回転定数が定められている。
ランジスタ１２の出力電圧Ｖｐ（点線）は増幅出力電圧
■（実線）よりも出力トランジスタＱ１の飽和電圧だけ
大きくなるように回転定数が定められている。
即ち出力トランジスタＱ１のコレクタエミツタ間電圧差
は第２図からも分る通り常に一定でかつ僅少値に決める
ことかで゛きるので、この出力トランジスタＱ１で゛の
電力損失は従来のＢ級増幅回路の出力段における損失よ
りも充分小さくなる。
は第２図からも分る通り常に一定でかつ僅少値に決める
ことかで゛きるので、この出力トランジスタＱ１で゛の
電力損失は従来のＢ級増幅回路の出力段における損失よ
りも充分小さくなる。
かくて出力トランジスタＱ１，Ｑ２のコレクタ損失は従
来のＢ級増幅回路の出力段におけるコレクタ損失の約半
分の値に軽減することができる。
来のＢ級増幅回路の出力段におけるコレクタ損失の約半
分の値に軽減することができる。
即ち従来は最大電力損失Ｐｃｍａｘ ＝ ０ ．４ Ｐ
ｃｍａｘであったが、第２図の回路における最大電力損
失Ｐｃ’ｍａｘをＰｃ’ｍａｘ −Ｆ ０ ，２Ｐｏｍ
ａｘとすることができる。
ｃｍａｘであったが、第２図の回路における最大電力損
失Ｐｃ’ｍａｘをＰｃ’ｍａｘ −Ｆ ０ ，２Ｐｏｍ
ａｘとすることができる。
なお本考案は上記実施例に限られるものではなく、第３
図、第５図に示すように変形実施し得る。
図、第５図に示すように変形実施し得る。
即ち第３図は、出力トランジスタＱ１と基準電位（接地
電位）との間に電源電圧制御回路２１を挿入したもので
ある。
電位）との間に電源電圧制御回路２１を挿入したもので
ある。
この制御回路２１は、前記制御回路１１とほは゛同様な
構威であるか′、出力トランジスタＱ２のコレクタと接
地電位との間にＰＮＰ形トランジスタ２２が挿入されて
いる点か゛異なっている。
構威であるか′、出力トランジスタＱ２のコレクタと接
地電位との間にＰＮＰ形トランジスタ２２が挿入されて
いる点か゛異なっている。
このようなＢ級増幅回路においては、第４図中実線で示
すような増幅出力電圧■よりもトランジスタ２２のエミ
ツタ電圧■２′が第４図中点線で示すように僅少の一定
値だけ低く、第１図の回路における前記効果と同様の効
果が得られる。
すような増幅出力電圧■よりもトランジスタ２２のエミ
ツタ電圧■２′が第４図中点線で示すように僅少の一定
値だけ低く、第１図の回路における前記効果と同様の効
果が得られる。
また、第５図は、前記制御回路１１．２１を共に使用し
たＢ級増幅回路であり、増幅出力電圧Ｖ（第６図中実線
）の変化に応じてトランジスタ１２．２２のエミツタ電
圧ｖｐ，ｖ，’がそれぞれ対応して第６図中点線で示す
ように変化させることによって出力トランジスタＱ１，
Ｑ２の電力損失を軽減させるようにしたものである。
たＢ級増幅回路であり、増幅出力電圧Ｖ（第６図中実線
）の変化に応じてトランジスタ１２．２２のエミツタ電
圧ｖｐ，ｖ，’がそれぞれ対応して第６図中点線で示す
ように変化させることによって出力トランジスタＱ１，
Ｑ２の電力損失を軽減させるようにしたものである。
なお上記各実施例はいずれもＳＥＰＰ ＯＴＬ回路に本
考案を適用した例を示したが、その他のＢ級増幅回路本
考案を適宜応用することができる。
考案を適用した例を示したが、その他のＢ級増幅回路本
考案を適宜応用することができる。
上述したように本考案のＢ級増幅回路によれば、増幅出
力電圧に応じて電源電圧制御用トランジスタを駆動して
増幅回路電源電圧を変化させることによって出力トラン
ジスタのコレクタ損失を軽減することができる利点を有
する。
力電圧に応じて電源電圧制御用トランジスタを駆動して
増幅回路電源電圧を変化させることによって出力トラン
ジスタのコレクタ損失を軽減することができる利点を有
する。
したがってＢ級増幅回路を集積回路化するに際して、希
望出力電力の最大損失電力が集積回路の最大定格損失電
力を超過する場合や出力トランジスタの最大コレクタ損
失電力が希望出力電力の最大損失電力以下の場合に本考
案を適用することにより目的の希望出力電力を得ること
が可能となる利点がある。
望出力電力の最大損失電力が集積回路の最大定格損失電
力を超過する場合や出力トランジスタの最大コレクタ損
失電力が希望出力電力の最大損失電力以下の場合に本考
案を適用することにより目的の希望出力電力を得ること
が可能となる利点がある。
第１図は本考案に係るＢ級増幅回路の一実施例を示す回
路図、第２図は第１図の動作を説明するために示す波形
図、第３図、第５図はそれぞれ本考案の他の実施例を示
す回路図、第４図、第６図はそれぞれ第３図、第５図の
動作を説明するために示す波形図である。 Ｑ１，Ｑ２・・・・・・出力トランジスタ、１０・・・
・・・電源端子、１１．２１・・・・・・電源電圧制御
回路、１２．２２・・・・・・電圧制御トランジスタ。
路図、第２図は第１図の動作を説明するために示す波形
図、第３図、第５図はそれぞれ本考案の他の実施例を示
す回路図、第４図、第６図はそれぞれ第３図、第５図の
動作を説明するために示す波形図である。 Ｑ１，Ｑ２・・・・・・出力トランジスタ、１０・・・
・・・電源端子、１１．２１・・・・・・電源電圧制御
回路、１２．２２・・・・・・電圧制御トランジスタ。
Claims (1)
- 入力信号の極性に応じて相補的に導通する第１のトラン
ジスタと第２のトランジスタを有する増幅回路と、この
増幅回路の負荷と、前記第１及び第２のトランジスタに
対じ付勢電圧を供給する付勢電圧供給端子と、この付勢
電圧供給端子に電源電圧を供給する電源電圧供給端子と
、前記電源電圧供給端子と前記付勢電圧供給端子間に介
在接続され、前記増幅回路の出力に応じてインピーダン
スが制御され、前記付勢電圧制御端子の電圧を入力信号
に応じて制御するインピーダンス制御手段とを少なくと
も具備したことを特徴とするＢ級増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13458578U JPS599447Y2 (ja) | 1978-09-30 | 1978-09-30 | Ｂ級増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13458578U JPS599447Y2 (ja) | 1978-09-30 | 1978-09-30 | Ｂ級増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5551551U JPS5551551U (ja) | 1980-04-04 |
| JPS599447Y2 true JPS599447Y2 (ja) | 1984-03-26 |
Family
ID=29104108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13458578U Expired JPS599447Y2 (ja) | 1978-09-30 | 1978-09-30 | Ｂ級増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599447Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150057U (ja) * | 1985-03-06 | 1986-09-17 |
-
1978
- 1978-09-30 JP JP13458578U patent/JPS599447Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5551551U (ja) | 1980-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477495C (zh) | 用于功率放大器的电容耦合动态偏置升压电路 | |
| JPH0241202B2 (ja) | ||
| KR0170776B1 (ko) | 증폭 회로 | |
| JPS599447Y2 (ja) | Ｂ級増幅回路 | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JP3847628B2 (ja) | 低電圧駆動回路及び方法 | |
| CN1066552A (zh) | 带有瞬态跟踪的双电压电源的伴音系统 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JPH01223807A (ja) | 出力回路 | |
| JPH0520010Y2 (ja) | ||
| JP2900677B2 (ja) | 電力増幅器 | |
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPS6115619Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JPH0122255Y2 (ja) | ||
| US4476444A (en) | Power amplifier circuit | |
| JPH0145766B2 (ja) | ||
| JPS6125244B2 (ja) | ||
| JPH0533058Y2 (ja) | ||
| JP3309878B2 (ja) | アンプ | |
| JPS6123687B2 (ja) | ||
| JPH066598Y2 (ja) | 負帰還増幅回路 | |
| JPH0442602A (ja) | 電流増幅回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 |