JPS5995705A - 電界効果トランジスタ回路 - Google Patents
電界効果トランジスタ回路Info
- Publication number
- JPS5995705A JPS5995705A JP57206656A JP20665682A JPS5995705A JP S5995705 A JPS5995705 A JP S5995705A JP 57206656 A JP57206656 A JP 57206656A JP 20665682 A JP20665682 A JP 20665682A JP S5995705 A JPS5995705 A JP S5995705A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- field effect
- signal input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0011—Diodes
- H03D2200/0013—Diodes connected in a ring configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタ回路、特に局発信号の低
電力化を実現し、歪特性を改善した高周波平衡ミキサ回
路（以下バランスド・ミキサーとよぶ）に係る。
電力化を実現し、歪特性を改善した高周波平衡ミキサ回
路（以下バランスド・ミキサーとよぶ）に係る。
従来例の構成とその問題点
ミキサーの歪特性を良好にする方法として、従来、バラ
ンス構成が周知である。−例としてシリコン・ダイオー
ド１を４個リング状に並べたリング平衡変調回路を第１
図に示す。２は局発信号入力端、４は信号入力端、３は
中間周波数信号出力端である。最近、同回路において高
周波特性を向上させるだめに優れた高周波特性を有する
ＧａＡｓＭＥＳ−ＦＥＴを用いて、第２図、第３図に示
すよりなＧａＡｓ集積回路バランスド・ミキサーが開発
されている。
ンス構成が周知である。−例としてシリコン・ダイオー
ド１を４個リング状に並べたリング平衡変調回路を第１
図に示す。２は局発信号入力端、４は信号入力端、３は
中間周波数信号出力端である。最近、同回路において高
周波特性を向上させるだめに優れた高周波特性を有する
ＧａＡｓＭＥＳ−ＦＥＴを用いて、第２図、第３図に示
すよりなＧａＡｓ集積回路バランスド・ミキサーが開発
されている。
第２図において、７と８はそれぞれ信号入力端と逆相信
号入力端であシ、９と１０はそれぞれ局発信号入力端と
逆相局発信号入力端である。そし３１・−ゾ て、５と６はそれぞれドレイン・バイアスとソース・バ
イアスのバイアス端、１１は中間周波数出力端である。
号入力端であシ、９と１０はそれぞれ局発信号入力端と
逆相局発信号入力端である。そし３１・−ゾ て、５と６はそれぞれドレイン・バイアスとソース・バ
イアスのバイアス端、１１は中間周波数出力端である。
しかし、このバランスド・ミキサーでは中間周波数出力
端１１のみが出力端で、同相の出力しか得られないため
に、第２高周波歪が打ち消されない欠点がある。
端１１のみが出力端で、同相の出力しか得られないため
に、第２高周波歪が打ち消されない欠点がある。
この第２高周波歪を打ち消すために、第３図に示すよう
に、４個のＦＥＴを用いたダブル・バランス構成にし、
同時に変換利得を上げるため、信号を一旦ＦＥＴで増幅
した後、ソースから注入する回路が良く用いられている
。第３図で入力信号及び逆相入力信号はそれぞれ増幅器
の入力ゲート１６．１７から入力される。１４．１６は
それぞれ局発信号入力端及び逆相局発信号入力端であり
、１２．１３はそれぞれ中間周波数信号出力端とその逆
相出力端である。逆相中間周波数信号の出力をさらに位
相反転して、中間周波数信号出力と合成することによっ
て、第２高周波歪は抑圧される。
に、４個のＦＥＴを用いたダブル・バランス構成にし、
同時に変換利得を上げるため、信号を一旦ＦＥＴで増幅
した後、ソースから注入する回路が良く用いられている
。第３図で入力信号及び逆相入力信号はそれぞれ増幅器
の入力ゲート１６．１７から入力される。１４．１６は
それぞれ局発信号入力端及び逆相局発信号入力端であり
、１２．１３はそれぞれ中間周波数信号出力端とその逆
相出力端である。逆相中間周波数信号の出力をさらに位
相反転して、中間周波数信号出力と合成することによっ
て、第２高周波歪は抑圧される。
しかし、このように増幅器をつけると、ミキサーの変換
利得は上げることができるが、歪が大きくなる欠点があ
る。また、局発入力として、１ｏｍｗ程度のパワーが必
要であシ、局発信号が大きくなり、歪が大きくなってし
まう。
利得は上げることができるが、歪が大きくなる欠点があ
る。また、局発入力として、１ｏｍｗ程度のパワーが必
要であシ、局発信号が大きくなり、歪が大きくなってし
まう。
発明の目的
本発明は以上の欠点を除去し、低歪でかつ、小さな局発
入力で、大きな変換利得が得られる高周波平衡ミキサ回
路の構造を提供することを目的とするものである。
入力で、大きな変換利得が得られる高周波平衡ミキサ回
路の構造を提供することを目的とするものである。
発明の構成
本発明の高周波平衡ミキサ回路は第１．第２゜第３．第
４の４個のデュアルゲート電界効果トランジスタのソー
ス端子が共通接続され、前記第１および第２の電界効果
トランジスタのドレイン端子、前記第３および第４の電
界効果トランジスタのドレイン端子がそれぞれ共通接続
され、前記第１および第３の電界効果トランジスタの第
１ゲート、前記第２および第４の電界効果トランジスタ
の第１ゲート、前記第１および第４の電界効果トランジ
スタの第２ゲート、前記第２および第３の電界効果トラ
ンジスタの第２ゲートがそれぞれ共５１・−ジ 通接続され、前記第１ゲートの２組の共通ゲート端子に
たがいに逆位相の第１信号を入力するとともに、前記第
２ゲートの２他の共通ゲート端子にたがいに逆位相の第
２の信号を入力して、平衡度変調させるものである。
４の４個のデュアルゲート電界効果トランジスタのソー
ス端子が共通接続され、前記第１および第２の電界効果
トランジスタのドレイン端子、前記第３および第４の電
界効果トランジスタのドレイン端子がそれぞれ共通接続
され、前記第１および第３の電界効果トランジスタの第
１ゲート、前記第２および第４の電界効果トランジスタ
の第１ゲート、前記第１および第４の電界効果トランジ
スタの第２ゲート、前記第２および第３の電界効果トラ
ンジスタの第２ゲートがそれぞれ共５１・−ジ 通接続され、前記第１ゲートの２組の共通ゲート端子に
たがいに逆位相の第１信号を入力するとともに、前記第
２ゲートの２他の共通ゲート端子にたがいに逆位相の第
２の信号を入力して、平衡度変調させるものである。
実施例の説明
以下図面をもとにして本発明の実施例の電界〃来トラン
ジスタ回路について説明する。
ジスタ回路について説明する。
第４図はＧａＡｓデュアル・ゲー）ＦＥＴミキサーをダ
ブル・バランスド構成にしたものである。ここで２２と
２３はそれぞれ信号入力端と逆相信号入力端、２ｏと２
１はそれぞれ局発信号入力端とその逆相信号入力端、１
８と１９はそれぞれ中間周波数出力端とその逆相出力端
である。第３図のダブル・バランスド・ミキサーと同様
に、２つの出力端１８．１９のうち、出力端１９の出力
をさらに位相反転して、出力端１８の出力と合成するこ
とによって、第２高調波歪が抑圧される。本発明の実施
例のダブル・バランスド・ミキサーはデュアル・ゲー）
ＦＥＴを用いているため、ミキサ６・−７ −の変換利得を大きくとることができ、第３図の回路よ
りも局発信号入力が小さくてすむ。また、増幅器が付い
ていないので、歪特性も第３図の回路よシも良好になる
などの特徴がある。
ブル・バランスド構成にしたものである。ここで２２と
２３はそれぞれ信号入力端と逆相信号入力端、２ｏと２
１はそれぞれ局発信号入力端とその逆相信号入力端、１
８と１９はそれぞれ中間周波数出力端とその逆相出力端
である。第３図のダブル・バランスド・ミキサーと同様
に、２つの出力端１８．１９のうち、出力端１９の出力
をさらに位相反転して、出力端１８の出力と合成するこ
とによって、第２高調波歪が抑圧される。本発明の実施
例のダブル・バランスド・ミキサーはデュアル・ゲー）
ＦＥＴを用いているため、ミキサ６・−７ −の変換利得を大きくとることができ、第３図の回路よ
りも局発信号入力が小さくてすむ。また、増幅器が付い
ていないので、歪特性も第３図の回路よシも良好になる
などの特徴がある。
第５図は本発明の他の実施例を示してあり、ダブル・バ
ランスド−ミキサーにＧａＡｓＭＫＳＦＥＴ で構成し
た差動増幅回路を直結させた回路であり、１チツプ・モ
ノリシック化が可能である。ＶＳＳバ１アス２了でバイ
アス点を調整し端子２６にドレイン・バイアスを加え、
端子２８に入力する信号のバイアスと同じ直流バイアス
を加え、端子２９と３０にそれぞれ入力信号と局発信号
を入力すれば、左右の差動増幅回路で互いに位相が反転
されだ相補出力が、本発明に係るダブル・バランスド・
ミキサーに入力され、端子２４と２５からそれぞれ中間
周波数信号と逆相中間周波数信号が得られる。
ランスド−ミキサーにＧａＡｓＭＫＳＦＥＴ で構成し
た差動増幅回路を直結させた回路であり、１チツプ・モ
ノリシック化が可能である。ＶＳＳバ１アス２了でバイ
アス点を調整し端子２６にドレイン・バイアスを加え、
端子２８に入力する信号のバイアスと同じ直流バイアス
を加え、端子２９と３０にそれぞれ入力信号と局発信号
を入力すれば、左右の差動増幅回路で互いに位相が反転
されだ相補出力が、本発明に係るダブル・バランスド・
ミキサーに入力され、端子２４と２５からそれぞれ中間
周波数信号と逆相中間周波数信号が得られる。
次に、本発明の一実施例としてのＧａＡｓＭＥＳ・ＦＩ
Ｔ集積回路について述べる。本実施例の平衡変調回路の
マスク・パターン図を第６図に示す。設計したデュアル
・ゲートＦＩＣＴは、ゲート長０．１μｍ、ゲート幅３
００μｍである。このときコンバージョン・ゲイン＋１
０ｄＢが得られた。差動増幅回路のゲート幅は１００μ
ｍで設計した。
Ｔ集積回路について述べる。本実施例の平衡変調回路の
マスク・パターン図を第６図に示す。設計したデュアル
・ゲートＦＩＣＴは、ゲート長０．１μｍ、ゲート幅３
００μｍである。このときコンバージョン・ゲイン＋１
０ｄＢが得られた。差動増幅回路のゲート幅は１００μ
ｍで設計した。
ＧａＡｓウェ・・−は、半絶縁性高抵抗ＧａＡｓ基板上
に、エヒリキシャル層を堆積したウェノ・−と、選択イ
オン注入したウェハーを用いた。また、ゲート金属は０
ｒ−Ｐｔ−Ａｕの３層構造を用い、ソース。
に、エヒリキシャル層を堆積したウェノ・−と、選択イ
オン注入したウェハーを用いた。また、ゲート金属は０
ｒ−Ｐｔ−Ａｕの３層構造を用い、ソース。
ドレインのオーミック金属はＡｕＧｅ−ＡｌＨの２層構
造を用いた。第６図で、３４はソースの共通接続であシ
、３１と３５はドレインで、それぞれ中間周波数出力と
その逆位相出力である。３３と３７は第１ゲートで、そ
れぞれ信号入力端とその逆位相入力端である。３２と３
６は第２ゲートで、それぞれ局発信号入力端とその逆位
相入力端である。
造を用いた。第６図で、３４はソースの共通接続であシ
、３１と３５はドレインで、それぞれ中間周波数出力と
その逆位相出力である。３３と３７は第１ゲートで、そ
れぞれ信号入力端とその逆位相入力端である。３２と３
６は第２ゲートで、それぞれ局発信号入力端とその逆位
相入力端である。
作製したＧａＡｓＭ１！：５−ＦＥＴ・集積回路による
ダブル・バランスド・ミキサーは小さい局発信号入力で
、十分なコンバージョンが得うれた。
ダブル・バランスド・ミキサーは小さい局発信号入力で
、十分なコンバージョンが得うれた。
なお、以上の説明でバランスド・ミキサーで説明したが
、同様の回路を用いて、変調器として働かせることもも
ちろん可能である。このときは局発信号をキャリア信号
と考えればよい。また、前述の説明では、局発信号を第
２ゲート、入力信号を第１ゲートに入力したが、これを
入れかえても同様に動作が可能である。
、同様の回路を用いて、変調器として働かせることもも
ちろん可能である。このときは局発信号をキャリア信号
と考えればよい。また、前述の説明では、局発信号を第
２ゲート、入力信号を第１ゲートに入力したが、これを
入れかえても同様に動作が可能である。
また、以上はＧａＡｓＭＩｉＳＦＥＴ で説明したが
、他の化合物半導体Ｆｌｉ：Ｔ、あるいはシリコンＦＩ
ＣＴミキサー回路はソース共通のデュアル・ゲートＦＥ
Ｔで構成され、コンバージョン・ゲインが高く、歪特性
が良好で、小さい局発信号入力で働くなどの利点がある
。
、他の化合物半導体Ｆｌｉ：Ｔ、あるいはシリコンＦＩ
ＣＴミキサー回路はソース共通のデュアル・ゲートＦＥ
Ｔで構成され、コンバージョン・ゲインが高く、歪特性
が良好で、小さい局発信号入力で働くなどの利点がある
。
第１図は従来のリング平衡変調回謬と第２図。
入力端に位相反転回路のついたタプル・バランノプル・
バランスド・ミキサー回路のマスク・パタ＼−ン図であ
る。 １・・・・・・Ｓｉダイオード、２・・・・・・局発信
号入力端、３・・・・・・中間周波数信号出力端、４・
・・・・・信号入力端、５・・・・・・ドレイン・バイ
アス、６・川・・ソース・バイアス、７・・・・・・信
号入力端、８・・・・・・逆相信号入力端、９・・・・
・・局発信号入力端、１ｏ・・・・・・逆相局発信号入
力端、１１・・・・・・中間周波数信号入力端、１２・
・・・・・中間周波数信号出力端、１３・・・・・・逆
相出力端、１４・・・・・・局発信号入力端、１５・・
・・・・逆相局発信号入力端、１６・・・・・・信号入
力端、１７・・・・・・逆相信号入力端、１８・・・・
・・中間周波数信号出力端、１９・・・・・・逆相中間
周波数信号出力端、２０・・・・・・局発信号入力端、
２１・・・・・・逆相局発信号入力端、２２・・・・・
・信号入力端、２３・・・・・・逆相信号入力端、２４
・・・・・・中間周波数信号出力端、２６・・・・・・
逆相中間周波数出力端、２６・・・・・・ドレイン・バ
イアス、２７・・・・・・ソース・バイアス、２８・川
・・ケート・バイアス、２９・・・・・・信号入力端、
３ｏ・・川・局発信号入力端、１０、−；’ ３１・・・・・・中間周波数出力端ドレイン、３２・・
・・・・局発信号入力端第２ゲート、３３・・・・・・
信号入力端第１ゲート、３４・・・・・・ソース共通接
続端、３５・・・°°。 逆相中間周波数出力端ドレイン、３６・・・・・・逆相
局発信号入力端第２ゲート、３７・・・・・・逆相信号
入力端第１ゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
バランスド・ミキサー回路のマスク・パタ＼−ン図であ
る。 １・・・・・・Ｓｉダイオード、２・・・・・・局発信
号入力端、３・・・・・・中間周波数信号出力端、４・
・・・・・信号入力端、５・・・・・・ドレイン・バイ
アス、６・川・・ソース・バイアス、７・・・・・・信
号入力端、８・・・・・・逆相信号入力端、９・・・・
・・局発信号入力端、１ｏ・・・・・・逆相局発信号入
力端、１１・・・・・・中間周波数信号入力端、１２・
・・・・・中間周波数信号出力端、１３・・・・・・逆
相出力端、１４・・・・・・局発信号入力端、１５・・
・・・・逆相局発信号入力端、１６・・・・・・信号入
力端、１７・・・・・・逆相信号入力端、１８・・・・
・・中間周波数信号出力端、１９・・・・・・逆相中間
周波数信号出力端、２０・・・・・・局発信号入力端、
２１・・・・・・逆相局発信号入力端、２２・・・・・
・信号入力端、２３・・・・・・逆相信号入力端、２４
・・・・・・中間周波数信号出力端、２６・・・・・・
逆相中間周波数出力端、２６・・・・・・ドレイン・バ
イアス、２７・・・・・・ソース・バイアス、２８・川
・・ケート・バイアス、２９・・・・・・信号入力端、
３ｏ・・川・局発信号入力端、１０、−；’ ３１・・・・・・中間周波数出力端ドレイン、３２・・
・・・・局発信号入力端第２ゲート、３３・・・・・・
信号入力端第１ゲート、３４・・・・・・ソース共通接
続端、３５・・・°°。 逆相中間周波数出力端ドレイン、３６・・・・・・逆相
局発信号入力端第２ゲート、３７・・・・・・逆相信号
入力端第１ゲート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図
Claims (1)
- 第１．第２．第３．第４の４個のデュアルゲート電界効
果トランジスタのソース端子が共通接続され、前記第１
および第２の電界効果トランジスタのドレイン端子、前
記第３および第４の電界効果トランジスタのドレイン端
子がそれぞれ共通接続され、前記第１および第３の電界
効果トランジスタの第１ゲート、前記第２および第４の
電界効果トランジスタの第１ゲート、前記第１および第
４の電界効果トランジスタの第２ゲート、前記第２およ
び第３の電界効果トランジスタの第２ゲートがそれぞれ
共通接続され、前記第１ゲートの２香且の共通ゲート端
子にたがいに逆位相の第１信号を入力するとともに、前
記第２ゲートの２３匙の共通ゲート端子にたがいに逆位
相の第２の信号を入力して、平衡度変調させることを特
徴とする電界効果トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206656A JPS5995705A (ja) | 1982-11-24 | 1982-11-24 | 電界効果トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206656A JPS5995705A (ja) | 1982-11-24 | 1982-11-24 | 電界効果トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5995705A true JPS5995705A (ja) | 1984-06-01 |
| JPH031842B2 JPH031842B2 (ja) | 1991-01-11 |
Family
ID=16526957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206656A Granted JPS5995705A (ja) | 1982-11-24 | 1982-11-24 | 電界効果トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995705A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142908A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 周波数混合回路 |
| JPH0583040A (ja) * | 1991-09-24 | 1993-04-02 | Japan Radio Co Ltd | 位相比較器 |
| JPH05191151A (ja) * | 1992-01-14 | 1993-07-30 | Nec Corp | 周波数ミキサ回路 |
| EP0837556A1 (en) * | 1996-10-21 | 1998-04-22 | Lucent Technologies Inc. | Four terminal RF mixer device |
| WO2004059833A1 (de) * | 2002-12-30 | 2004-07-15 | Infineon Technologies Ag | Schaltung zur arbeitspunkteinstellung von mehrfach-gate-feldeffekttransistoren |
-
1982
- 1982-11-24 JP JP57206656A patent/JPS5995705A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142908A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 周波数混合回路 |
| JPH0583040A (ja) * | 1991-09-24 | 1993-04-02 | Japan Radio Co Ltd | 位相比較器 |
| JPH05191151A (ja) * | 1992-01-14 | 1993-07-30 | Nec Corp | 周波数ミキサ回路 |
| EP0837556A1 (en) * | 1996-10-21 | 1998-04-22 | Lucent Technologies Inc. | Four terminal RF mixer device |
| WO2004059833A1 (de) * | 2002-12-30 | 2004-07-15 | Infineon Technologies Ag | Schaltung zur arbeitspunkteinstellung von mehrfach-gate-feldeffekttransistoren |
| US7187238B2 (en) | 2002-12-30 | 2007-03-06 | Infineon Technologies Ag | Circuit for adjusting the operating point of multiple gate field effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031842B2 (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149493B2 (en) | Direct conversion receiver employing subharmonic frequency translator architecture and related preprocessor | |
| JPH10135744A (ja) | 複数の周波数依存入力信号を混合する方法およびミキサ回路 | |
| KR100390257B1 (ko) | 반도체 회로 | |
| JPH1168864A (ja) | 二重平衡変調器及び四相移相変調器並びにデジタル通信機 | |
| JPH031842B2 (ja) | ||
| JP2763889B2 (ja) | 単側帯波変調器 | |
| JPH0469444B2 (ja) | ||
| JP2005159587A (ja) | 偶高調波ミキサ | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JP3350639B2 (ja) | 周波数変換器 | |
| US6603964B1 (en) | Mixer with reduced carrier feedthrough | |
| JP2563286B2 (ja) | 周波数混合回路 | |
| US20050140402A1 (en) | Frequency converter | |
| JPH1155039A (ja) | ミキサ回路 | |
| JPS6139604A (ja) | 半導体集積回路 | |
| JPS6142964A (ja) | デユアル・ゲ−ト電界効果トランジスタ | |
| JPH02113710A (ja) | ミキサ回路 | |
| JPH10224152A (ja) | バランス型ミキサのミキシング方法と回路 | |
| JPS5922406A (ja) | 周波数変換器 | |
| JP2633231B2 (ja) | 半導体装置 | |
| JPS6272210A (ja) | 電界効果トランジスタ回路 | |
| JPS6276781A (ja) | 半導体装置 | |
| JPH05102730A (ja) | 変調器 | |
| JPS63276308A (ja) | 差動増幅回路 | |
| JPH0590849A (ja) | 差動増幅回路 |