JPS599754A - 図形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、図形発生装置に関する。特に、初期パラメー
タをハードウェアで演算する装置に関するものである。

従来、２次曲軸ｆ（ｘ、ｙ）−ｏをＸ、Ｙ座標上にノン
パラメトリックに発生する図形発生装置として、同一出
願人が先に出願した「２次曲線信号発生方法及び装置」
（特願昭５６−６５７９５　）がある。

すなわち、２次曲＃Ｊｆ（ｘ、ｙ）−ｏの点（Ｘ、Ｙ）
におけるＸ方向、Ｙ方向の１次微係数をそれぞれｆｘＳ
　ｆｙとしたとき、このｆｚ、ｆｙの符号を判断すると
ともにｆＸ、ｆＹの絶対値の大小を比較することによっ
て次に選ぶべき点を２点に制限し、この２点の新しいｆ
（ｘ、、ｙ）の値を演算し５、この新しいｆ（ｘ、ｙ）
の絶対値の小さい方の点を次の点として選ぶことを繰返
して２次曲線をＸ、Ｙ座標上に多数の線分の連続図形と
してノンパラメトリックに発生する。

このような図形発生装置で、直線や２次曲線を描画する
場合には、まずマイクロプロセッサが始点座標の１次微
係数や、終点座標の１次微係数の符号等を初期演算し初
期パラメタを発生させる必要がある。しかし、これらの
初期演算は複雑でありソフトウェアが複雑となシ、演算
時間も長くなり、マイクロプロセッサの負担も大きく、
高速処理が期待できない等の欠点がある。

本発明はこの点を改良するもので、初期パラメタをバー
　ドウエアで演算することができ、マイクロプロセッサ
の負担を軽減することができ、高速図形描画を可能にす
る図形発生装置を提供することを目的とする。

本発明は、２次曲線ｆ（Ｘ、Ｙ）＝Ｏ（７）点（Ｘ、Ｙ
）におけるＸ方向、Ｙ方向の１次微係数をそれぞれｆＸ
ｌ　ｆＹとするとき、この微係数ｆｘ　、　ｆｙの符号
を判断するとともに、微係数ｆＸ、ｆＹの絶対値の大小
を比較することによって次に選ぶべき点を２点に制限し
、この２点の新しいｒ（ｘ、ｙ）の絶対値の小さい点を
次の点に選定して、上記２次曲線をＸＳＹ座標上に多数
の線分の連続図形としてノンパラメトリックに発生する
図形発生装置において、表示すべき上記線分の始端座標
値（ＸＳ、Ｙｌｌ、）を格納する２個のアップダウンカ
ウンタ回路と、表示すべき上記線分の終端座標値（Ｘｅ
ｚ　Ｙｅ）を格納する２個のレジスタ回路と、二つの入
力端子に入力するデータの加算または減算を行う演算回
路と、この演算回路の出力を一時格納する第三のレジス
タ回路と、上記２個のアップダウンカウンタ回路の内容
を上記演算回路にそれぞれ接続する第一の開閉回路群と
、上記２個のレジスタ回路の内容を上記演算回路の二つ
の入力のいずれにも接続可能なように構成された第二の
開閉回路群と、出力がそれぞれ上記演算回路の二つの入
力端子に接続され上記第三のレジスタ回路の内容をラッ
チすることができるように構成された２個のラッチレジ
スタ回路と、上記演算回路の加算または減算の切換と上
記第一の開閉回路群と、上記第二の開閉回路群と上記２
個のラッチレジスタ回路とを制御する制御回路とを含む
ことを特徴とする、また、演算回路に入力するデータに
円の中心座標値を示すデータを含むことがよい。

本発明の一実施例を図面に基づいて説明する。

図は本発明一実施例の要部ブロック構成図である。図で
、１および２は始端座標値を格納するアップダウンカウ
タ回路である。アップダウンカウンタ回路１の内容をバ
ススイッチｓ１を介してバス３に導き、このバス３を演
算回路５の一方の入力端子Ｂに接続する。アップダウン
カウンタ回路２の内容をバススイッチ８２を介してバス
６に導き、このバス６を演算回路５の他方の入力端子Ａ
に接続する。

また、８および９は終端座標値を格納するレジスタ回路
である。レジスタ回路８の内容をバススイッチＳ５に接
続し、レジスタ回路９の内容をバススイッチＳ４に接続
する。バススイッチ８５、ｓ。

をバススイッチＳ５、Ｓ６にそれぞれ接続し、パススイ
ッチＳｓ＆バス３に接続Ｌ、バススイッチｓ６をバス６
に接続する。

また、上記演算回路５の出方をレジスタ回路１゜に導き
、この出力端子にバス１１を接続する。このバス１１と
バス６との間にラッチレジスタ回路１３ｔ−接続Ｌ、ハ
ス１１とバス３との間にラッチレジスタ回路１４を接続
する。また、バス６にレジスタ回路１５を接続し、バス
３にレジスタ回路１６を接続する。

また上記バス１１にバススイッチｓ７を介して外部バス
１７を接続する。バス１１にレジスタ回路１９．２０を
接続し、このレジスタ回路１９．２０（７）出力をバス
３．６にそれぞれ接続する。またバス１１には、上記ア
ップダウンカウンタ回路１．２およびレジスタ回路８．
９を接続する。

２２はマイクロプログラムを格納した制御回路であり、
バススイッチ日１〜ｓ７の開閉、演算回路５の演算内容
、レジスタ回路１９．２ｏへの書込読出、ラッチレジス
タ回路１３．１４へのラッチおよび読出をマイクロプロ
グラムに基づいて制御するように構成される。

このような回路構成で、最も使用頻度の高い直線あるい
は円を描画する場合の本発明の特徴ある動作を説明する
。

直線あるいは円を発生する場合に必要な各種初期パラメ
タを下表に示す。

表 まず、直線描画について説明すると、直線描画の場合に
はＦ　　＝Ｆ　　および’Ｙ８””ＹｅとなるのＸｓ　
　　　　Ｘｅ でＦ　　、Ｆ　　の初期演算が図に示す回路で行われ７
日　　　　Ｙｓ る。すなわち、マイクロプロセッサ（図外）からＰＥＮ
−ＵＰコマンドが読出され、始点座標値（ｘｅ、Ｙ８）
がアップダウンカウンタ回路１および２にそれぞれ設定
される。次に、ＰＥＮ　−ＤＯＷＮ（ＬＩＮＥ）コマン
ドが読出され、終点座標値（ｘｅ、ｙｅ）がレジスタ回
路８および９にそれぞれ格納される。また、始点の二次
微係数（１，０）は定数であり、レジスタ回路１５およ
び１６にそれぞれハードウェア的に格納される。

ここで、始点座標値（ｘｅ、ＹＦ３）と終点座標値（Ｘ
ｅ、Ｙｅ）とを結ぶ直線は、 ８−　Ｘ８ −”−ｆ（ｘ、ｙ）＝（Ｙｅ−ＹＢ）ｘ４（Ｘ８−Ｘｅ
）ｙ＋ｇ＝０ と表−わされる。したがって、 一次微係数は ａ　　ｒ（ｘ、ｙ） Ｆｘ　＝　　−・−−＝　　　Ｙｏ　−Ｙ日Ｘ ａ　ｆ（ｘ、ｙ） ＦＹ＝−一−−＝　ｘｅ−ｘ。

ｙ で与えられる。

いま、この状態で制−回路２２はバススイッチ日２を開
いてＹ８を演算回路５の入力端子Ａに与え、さらにバス
スイッチｓ４、ｓ５を開いてＹｅを演算回路５０入力端
子Ｂに与える。演算回路５はＦ＝Ｂ−Ａの演算を行い、
この演算結果すなわち一次微係数 ＦＸ、　＝　Ｙ、　−Ｙ。

がバス１１を介してレジスタ回路２０に格納される。

次に、制（財）回路２２はバススイッチＳ３、Ｓ６を開
いてｘｅを演算回路５の入力端子Ａに与え、さラニバス
スイッチ８１を開いてｘｌ、Ｉを演算回路５の入力端子
Ｂに与える。演算回路５はＦ＝Ｂ−Ａの演算を行い、こ
の演算結果すなわち一次微係数ＦＹ、　＝　Ｘｅ−Ｘ。

をバス１１を介してレジスタ回路１９に格納する。

以上により直線描画に必要な初期パラメタは演算され、
以下この初期パラメタにより直線発生アルゴリズムの処
理が行われる。

次に、円を描画する場合には、マイクロプロセッサ（図
外）からＰＥＮ　−ＵＰコマンドが読出され、始点座標
値（Ｘｓ、Ｙｓ　）がアップダウンカウンタ回路１およ
び２にそれぞれ設定される。次にＰＥＮ　−ＤＯＷＮ　
（Ｃ工ＲＣＴＪ　Ｚ　）コマンドが読出され、終点座標
値（Ｘｏ、Ｙｏ）がレジスタ回路８および９にそれぞれ
格納され、中心座標ｆｌｉｔ、　（Ｘｃ、Ｙｃ　）がレ
ジスタ回路２０．１９にそれぞれ格納される。

また、始点の二次微係数（２，１）は定数であシレジス
タ回路１５および１６にそれぞれハードウェア的に格納
される。

ここで、中心座標値（Ｘｃ、Ｙｃ）、半径只の円は ｆ（ｘ＋ｙ）−（ｘ−ＸＣ）２＋（７−ＹＣ）２−Ｒ２
＝ｘ　　＋ｙ　　−２ｘ−Ｘｏ−２７Ｙ０−Ｒ＝０と表
わされる。したがって、 一次微係数 で与えられる。したがって、始点（ｘ８、ｙ８）の−次
微係数は ”Ｘ８＝２　（Ｘｅ　　ＸＣ）、Ｆｙ８＝２（Ｙｓ　　
Ｙｃ）で与えられ、終点の一次微係数は Ｆｘ８＝２（Ｘｏ−Ｘｏ）、ＦＹ８＝２（Ｙｏ−Ｙｏ）
で与えられる。

いま、この状態で制御回路２２はバススイッチＳ、を開
き、ｘ８を演算回路５の入力端子Ｂに与え、さらにレジ
スタ回路２０からＸ。を読出し演算回路５の入力端子Ａ
に与える。演算回路５はＦ＝Ｂ−Ａの演算を行い、この
演算結果すなわち−−ＦＸ８＝　Ｘｅ−Ｘ。

ｔ−ハス１１を介してラッチレジスタ回路１３．１４に
ストアする。

次に、制御回路２２はラッチレジスタ回路１３．１４か
らラッチ内容（、Ｆｚｇ＝Ｘｓ　　Ｘｃ　）を読出し演
算回路５の入力端子Ａ、Ｂにそれぞれ与える。

演算回路５けＦ＝Ａ＋Ｂの演算を行い、この演算結果す
なわち始点の一次微係数 をバス１１を介してレジスタ回路２０に格納する。

次に、制御回路２２はバススイッチＳ２を開きＹＦ３を
演算回路５の入力端子Ａに与え、さらにレジスタ回路１
９からＹ。を読出し演算回路５の入力端子Ｂに与える。

演算回路５はＦ＝Ａ−Ｂの演算を行い、この演算結果す
なわち ｍ＝　ＦＹθ　：　Ｙｅ　−ＹＯ ２ ヲハス１１を介してラッチレジスタ回路１３．１４に格
納する。

次に制御回路２２はラッチレジスタ回路１３．１４から
ラッチ内容（２Ｆｙ、＝ｙ８ｙｏ）を読出し演算回路５
の入力端子Ａ、Ｂにそれぞれ与える。演算回路５はＦ＝
Ａ−１−Ｂの演算を行い、この演算結果すなわち始点の
一次微係数 をパス１１を介してレジスタ回路１９に格納する。

次に、制御回路２２はバススイッチ８３、Ｓ５を開きＸ
ｅを演算回路５０入力端子Ｂに与え、さらにレジスタ回
路２０からＸｃを読出し演算回路５の入力端子Ａに与え
る。演算回路５はＦ＝Ｂ−Ａの演算を行い、この演算結
果すなわち、 −ＦＸ８＝　Ｘｏ−、Ｘｃ の符号を制御回路２２内の符号レジスタに格納する。こ
れにより、終点の一次微係数の符号が符号レジスタに格
納されたことになる。

次に、制御回路２２はバススイッチＳ４、Ｓ６ヲ開きＹ
ｅを演算回路５の入力端子Ａに与え、さらにレジスタ回
路１９からＹ。を読出し演算回路５の入力端子Ｂに与え
る。演算回路５はＦ＝ｉ−Ｂの演算を行い、この演算結
果すなわち −−−、−’Ｙｅ　＝　Ｙ８−　Ｙ。

２ の符号な制御回路２２内の符号レジスタに格納する。こ
れにより、終点の一次微係数の符号が符号レジスタに格
納されたことになる。

以上によυ円描画に必要な初期パラメタは演算され、以
下この初期パラメタにより円発生アルゴリズムの処理が
行われる。

また、始点座標（Ｘ６、Ｙ６）を格納するアップダウン
カウンタ回路１および２は現在の座標点を表示するもの
であり、次の点が決定されれば外部バス１７を介してそ
の変位分Δｘ１　Δｙが加算もしくは減算される。

また、上記実施例では初期演算に必要な（Ｘｅ、Ｙｅ）
ヲバススイッチ８５〜８６によって演算回路５に与える
場合を示したが、バス３および６上に（Ｘ８、Ｙｅ　）
を格納する専用のレジスタ回路を設けるか、あるいはレ
ジスタ回路１９．２ｏの空きアドレスＫ（Ｘｅ、Ｙｅ）
を格納してもよい。この場合にはバススイッチ８３〜Ｓ
６は不要となる。

以上説明したように本発明によれば、２次曲線の発生に
必要な初期パラメタを内部の演算回路を利用して行うこ
ととした。

したがって、複雑な初期パラメタをノ・−ドウエアで処
理発生させることができ、マイクロプロセッサの負担を
軽減することができ、ソフトウェアも簡単化することが
でき、図形発生を高速に行うことができる等の優れた効
果がある。

【図面の簡単な説明】

図は本発明一実施例の装部ブロック構成図。 １．２・・・アップダウンカウンタ回路、３．６．１１
．１７・・・バス、５・・・演算回路、８．９．１０．
１５．１６．１９．２０・・−レジスタ回路、１３．１
４・・・ラッチレジスタ回路、２２・・・制御回路。 特許出願人　株式会社横河電機製作所 代理人　弁理士　井　出　直　孝

Claims (2)

【特許請求の範囲】
1. （１）２次曲線ｆ（ｘ、ｙ）＝ｏの点（ｘ、ｙ）におけ
   るＸ方向、Ｙ方向の１次微係数をそれぞれ微係数ｆｘ、
   　　ｆｙとするとき、この微係数ｆＸ１　ｆＹの符号を
   判断するとともに微係数ｆＸ、ｆＹの絶対値の大小を比
   較することによって次５に選ぶべき点を２点に制限し、
   この２点の新しいｆ（Ｘ、Ｙ）の絶対値の小さい点を次
   の点に選定して、上記２次曲線をＸ、Ｙ座標上に多数の
   線分の連続図形としてノンパラメトリックに発生する 図形発生装置において、 表示すべき上記線分の始端座標値（Ｘｅ、Ｙｅ　）を格
   納する２個のアップダウンカウンタ回路と、表示すべき
   上記線分の終端座標値（Ｘｅ、Ｙｅ）を格納する２個の
   レジスタ回路と、 二つの入力端子に入力するデータの加算また社減算を行
   う演算回路と、 この演算回路の出力を一時格納する第三のレジスタ回路
   と、 上記２個のアップダウンカウンタ回路の内容を上記演算
   回路にそれぞれ接続する第一の開閉回路群（ＥＪｌ、８
   ２　）と、 上記２個のレジスタ回路の内容を上記演算回路の二つの
   入力のいずれにも接続可能なように構成された第二の開
   閉回路群（Ｓｓ、ｓ４、ｓ５、ｓ６）と、 出力がそれぞれ上記演算回路の二つの入力端子に接続さ
   れ上記第三のレジスタ回路の内容をラッチすることがで
   きるように構成された２個のラッチレジスタ回路と、 上記演算回路の加算または減算の切換と、上記第一の開
   閉回路群と、上記第二の開閉回路群と、上記２個のラッ
   チレジスタ回路とを制御する制御回路と を含むことを特徴とする 図形発生装置。　　−
2. （２）　　演算回路に入力するデータに円の中心座標値
   を示すデータを含む 特許請求の範囲第（１）項に記載の図形発生装置。