JPH0124654Y2 - - Google Patents
Info
- Publication number
- JPH0124654Y2 JPH0124654Y2 JP1982036132U JP3613282U JPH0124654Y2 JP H0124654 Y2 JPH0124654 Y2 JP H0124654Y2 JP 1982036132 U JP1982036132 U JP 1982036132U JP 3613282 U JP3613282 U JP 3613282U JP H0124654 Y2 JPH0124654 Y2 JP H0124654Y2
- Authority
- JP
- Japan
- Prior art keywords
- program
- circuit
- signal
- output
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Executing Machine-Instructions (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
本考案は、表示装置の状態に同期して座標信号
を出力する図形発生装置に関する。
を出力する図形発生装置に関する。
従来、高速に曲線を発生する装置として
JORDANの方法（「IEEE TRANSACTON ON
COMPUTERS DEC.1973 P.1052〜1960“An
Improved Algorithm for the Generation of
Nonparametric Curves”W.JORDAN et al」
に詳しい。）や、同一出願人による「２次曲線信
号発生方法及び装置」（特願昭56−65795）の方式
を利用する図形発生装置が知られている。
JORDANの方法（「IEEE TRANSACTON ON
COMPUTERS DEC.1973 P.1052〜1960“An
Improved Algorithm for the Generation of
Nonparametric Curves”W.JORDAN et al」
に詳しい。）や、同一出願人による「２次曲線信
号発生方法及び装置」（特願昭56−65795）の方式
を利用する図形発生装置が知られている。
これらの図形発生装置は、パラメタを加減算し
て次の座標点の候補点を３点あるいは２点に制限
し、この候補点の内で関数の絶対値が最小のもの
を次の座標点に決定し、この動作を繰返すことに
より図形信号を発生するものである。
て次の座標点の候補点を３点あるいは２点に制限
し、この候補点の内で関数の絶対値が最小のもの
を次の座標点に決定し、この動作を繰返すことに
より図形信号を発生するものである。
この装置の一般的な要部ブロツク構成図を第１
図に示す。いま、第１図に示す装置で二次曲線ｆ
（X.Y）＝０の図形信号を発生する場合を説明す
る。２次曲線ｆ（X.Y）＝０をＸ，Ｙ座標上にノン
パラメトリツクに発生させるには、点（X.Y）に
おけるＸ方向、Ｙ方向の第１次微係数をfX（＝
∂f／∂X）、fY（＝∂f／∂Y）としたとき、fX，fYの符
号を判 断するとともにfX，fYの大小を比較する。これに
より、次に選ぶべき点を２点に制限し、それぞれ
の点を選んだときの新しいｆ（X.Y）の値を演算
する。この新しいｆ（X.Y）の絶対値を比較し、
小さい値を与える方の点を次の点として選ぶ。こ
れを繰返すことによつて、ｆ（X.Y）＝０の図形信
号を発生する。
図に示す。いま、第１図に示す装置で二次曲線ｆ
（X.Y）＝０の図形信号を発生する場合を説明す
る。２次曲線ｆ（X.Y）＝０をＸ，Ｙ座標上にノン
パラメトリツクに発生させるには、点（X.Y）に
おけるＸ方向、Ｙ方向の第１次微係数をfX（＝
∂f／∂X）、fY（＝∂f／∂Y）としたとき、fX，fYの符
号を判 断するとともにfX，fYの大小を比較する。これに
より、次に選ぶべき点を２点に制限し、それぞれ
の点を選んだときの新しいｆ（X.Y）の値を演算
する。この新しいｆ（X.Y）の絶対値を比較し、
小さい値を与える方の点を次の点として選ぶ。こ
れを繰返すことによつて、ｆ（X.Y）＝０の図形信
号を発生する。
すなわち、はじめにレジスタ１および２には描
こうとする二次曲線に関連する種々のデータ（１
次および２次の微係数）が与えられる。演算シー
ケンスは、プログラムメモリ３にマイクロプログ
ラムとして格納されている。このマイクロプログ
ラムはプログラムカウンタ５により指示されるア
ドレスから読出される。このマイクロプログラム
の演算指令と符号レジスタ７の内容との組合せに
より、論理回路８は演算回路９に対して、例えば
レジスタ１のどのアドレスの内容と、レジスタ２
のどのアドレスの内容とを加算あるいは減算し、
その演算結果をレジスタ１０に格納することを指
示する。これによつて、１次微係数の符号の判
断、fX，fYの大小比較、次に選ぶべき２点のいず
れの方向に進めるかの演算が行われる。
こうとする二次曲線に関連する種々のデータ（１
次および２次の微係数）が与えられる。演算シー
ケンスは、プログラムメモリ３にマイクロプログ
ラムとして格納されている。このマイクロプログ
ラムはプログラムカウンタ５により指示されるア
ドレスから読出される。このマイクロプログラム
の演算指令と符号レジスタ７の内容との組合せに
より、論理回路８は演算回路９に対して、例えば
レジスタ１のどのアドレスの内容と、レジスタ２
のどのアドレスの内容とを加算あるいは減算し、
その演算結果をレジスタ１０に格納することを指
示する。これによつて、１次微係数の符号の判
断、fX，fYの大小比較、次に選ぶべき２点のいず
れの方向に進めるかの演算が行われる。
この演算の結果は、次に進む点の方向によつ
て、ΔXを０，＋１，−１のいずれかに進めるか、
ΔYを０，＋１，−１のいずれかに進めるかの情報
となつてアツプダウンカウンタ１１または１２に
それぞれ出力される。したがつて、アツプダウン
カウンタ１１および１２は、次の点のＸ，Ｙ座標
位置を示すデータDX，DYに更新され、図形信号
が発生しこれが表示装置に出力され表示される。
て、ΔXを０，＋１，−１のいずれかに進めるか、
ΔYを０，＋１，−１のいずれかに進めるかの情報
となつてアツプダウンカウンタ１１または１２に
それぞれ出力される。したがつて、アツプダウン
カウンタ１１および１２は、次の点のＸ，Ｙ座標
位置を示すデータDX，DYに更新され、図形信号
が発生しこれが表示装置に出力され表示される。
しかし、この図形信号が表示装置に出力される
ときには、表示装置が表示可能状態（以下「レデ
イ状態」という。）になければならない。このた
め、従来装置は、図形信号出力速度を表示装置の
動作速度に対応した速度となるように構成してい
る。
ときには、表示装置が表示可能状態（以下「レデ
イ状態」という。）になければならない。このた
め、従来装置は、図形信号出力速度を表示装置の
動作速度に対応した速度となるように構成してい
る。
このため、従来の図形発生装置をそのまま動作
速度の異なるグラフイクデイスプレイ、XYプロ
ツタ、あるいはNC機械等に使用することができ
ず、図形信号出力速度が表示装置の動作速度に同
期するようにその都度設計変更する必要を生じ
る。
速度の異なるグラフイクデイスプレイ、XYプロ
ツタ、あるいはNC機械等に使用することができ
ず、図形信号出力速度が表示装置の動作速度に同
期するようにその都度設計変更する必要を生じ
る。
また、端末装置等からの応答信号を検出するマ
イクロ命令の実行中には、インクリメントを停止
するもの（特開昭49−29943号公報）あるいは外
部装置の始動ないし使用を指示する制御信号と外
部装置が使用不可能な状態を示す信号とにより、
外部装置が使用不可能な状態では進行パルスの供
給を停止する技術（特公昭44−2747号公報）があ
る。
イクロ命令の実行中には、インクリメントを停止
するもの（特開昭49−29943号公報）あるいは外
部装置の始動ないし使用を指示する制御信号と外
部装置が使用不可能な状態を示す信号とにより、
外部装置が使用不可能な状態では進行パルスの供
給を停止する技術（特公昭44−2747号公報）があ
る。
しかし、この技術も、前者は特別なマイクロ命
令が必要であり、後者は外部装置への制御信号が
必要であるため、信号制御が複雑であり、また回
路構成が複雑である問題があつた。
令が必要であり、後者は外部装置への制御信号が
必要であるため、信号制御が複雑であり、また回
路構成が複雑である問題があつた。
本考案はこの点を改良するもので、外部に特別
な信号を必要とせず、簡単な回路により図形信号
出力速度を各種表示装置の動作速度に同期させる
ことができ汎用製の優れた図形発生装置を提供す
ることを目的とする。
な信号を必要とせず、簡単な回路により図形信号
出力速度を各種表示装置の動作速度に同期させる
ことができ汎用製の優れた図形発生装置を提供す
ることを目的とする。
本考案は、プログラムが記憶されたプログラム
メモリと、このプログラムメモリ内の次に実行処
理されるプログラムが格納されたアドレスを指示
するプログラムカウンタと、上記プログラムにし
たがつてパラメタを演算処理してＸおよびＹ座標
値を表示装置に出力する回路と、上記表示装置の
表示可能状態を表わす信号を入力するレデイ信号
入力端子と、このレデイ信号入力端子の信号が表
示可能状態にあるときに、プログラムカウンタの
インクリメントを可能とする回路手段とを備えた
図形発生装置において、上記回路手段は、上記プ
ログラムカウンタの出力が図形信号出力命令の直
前の命令を格納するアドレスを指示する特定パタ
ーンであることを検出する検出手段と、この検出
手段が上記プログラムカウンタの出力が上記特定
パターンであることを出力し、上記レデイ信号が
入力されないときに上記プログラムカウンタのイ
ンクリメントを禁止するゲート手段とを備えたこ
とを特徴とする。
メモリと、このプログラムメモリ内の次に実行処
理されるプログラムが格納されたアドレスを指示
するプログラムカウンタと、上記プログラムにし
たがつてパラメタを演算処理してＸおよびＹ座標
値を表示装置に出力する回路と、上記表示装置の
表示可能状態を表わす信号を入力するレデイ信号
入力端子と、このレデイ信号入力端子の信号が表
示可能状態にあるときに、プログラムカウンタの
インクリメントを可能とする回路手段とを備えた
図形発生装置において、上記回路手段は、上記プ
ログラムカウンタの出力が図形信号出力命令の直
前の命令を格納するアドレスを指示する特定パタ
ーンであることを検出する検出手段と、この検出
手段が上記プログラムカウンタの出力が上記特定
パターンであることを出力し、上記レデイ信号が
入力されないときに上記プログラムカウンタのイ
ンクリメントを禁止するゲート手段とを備えたこ
とを特徴とする。
本考案の一実施例を図面に基づいて説明する。
第２図は、本考案一実施例の要部ブロツク構成図
である。プログラムカウンタ５の出力はゲート回
路１３のアンド回路１４に導くとともにプログラ
ムメモリ３に導く。すなわち、プログラムカウン
タ５の出力の上位２ビツトはアンド回路１４の２
入力端子に、下位２ビツトはアンド回路１４の２
反転入力端子にそれぞれ接続する。
第２図は、本考案一実施例の要部ブロツク構成図
である。プログラムカウンタ５の出力はゲート回
路１３のアンド回路１４に導くとともにプログラ
ムメモリ３に導く。すなわち、プログラムカウン
タ５の出力の上位２ビツトはアンド回路１４の２
入力端子に、下位２ビツトはアンド回路１４の２
反転入力端子にそれぞれ接続する。
このアンド回路１４の出力は、ナンド回路１５
の一方の入力端子に導く。このナンド回路１５の
他の反転入力端子には、レデイ信号入力端子１６
を接続する。このナンド回路１５の出力はアンド
回路１７の一方の入力端子に導く。このアンド回
路１７の他の入力端子には、クロツク信号入力端
子１８が接続する。このアンド回路１７の出力
は、上記プログラムカウンタ５のクロツク端子
CLKに導く。
の一方の入力端子に導く。このナンド回路１５の
他の反転入力端子には、レデイ信号入力端子１６
を接続する。このナンド回路１５の出力はアンド
回路１７の一方の入力端子に導く。このアンド回
路１７の他の入力端子には、クロツク信号入力端
子１８が接続する。このアンド回路１７の出力
は、上記プログラムカウンタ５のクロツク端子
CLKに導く。
このような回路構成で、プログラムカウンタ５
の出力がプログラムメモリ３の図形信号出力命令
の直前の命令を格納するアドレス指示する特定の
パターンの信号でないときには、アンド回路１４
の出力は論理「０」となる。このため、ゲート回
路１３はレデイ信号入力端子１６からのレデイ信
号の状態によらず、クロツク信号入力端子１８か
らのクロツク信号をプログラムカウンタ５に与え
る。これにより、プログラムカウンタ５は＋１づ
つ更新され順次プログラムメモリ３からプログラ
ムが読出されその命令が処理される。
の出力がプログラムメモリ３の図形信号出力命令
の直前の命令を格納するアドレス指示する特定の
パターンの信号でないときには、アンド回路１４
の出力は論理「０」となる。このため、ゲート回
路１３はレデイ信号入力端子１６からのレデイ信
号の状態によらず、クロツク信号入力端子１８か
らのクロツク信号をプログラムカウンタ５に与え
る。これにより、プログラムカウンタ５は＋１づ
つ更新され順次プログラムメモリ３からプログラ
ムが読出されその命令が処理される。
しかし、プログラムカウンタ５の出力がプログ
ラムメモリ３の図形信号出力命令の直前の命令を
格納する特定のパターンのアドレス指示信号であ
るときには、アンド回路１４の出力は論理「１」
となる。この状態では、レデイ信号入力端子１６
からのレデイ信号が、表示装置の表示可能状態を
示す論理「１」のときのみナンド回路１５から論
理「１」が出力される。アンド回路１７はこのナ
ンド回路１５からの論理「１」が出力されたとき
のみ、クロツク信号入力端子１８を介して入力す
るクロツク信号を通過させ、プログラムカウンタ
５に与える。これにより、プログラムカウンタ５
は図形信号出力命令を格納するアドレスを指示す
ることになり、プログラムメモリ３から図形信号
出力命令が読出される。このようにして、図形信
号は表示装置のレデイ信号と同期が取られ表示装
置の表示可能状態時に出力されることになる。
ラムメモリ３の図形信号出力命令の直前の命令を
格納する特定のパターンのアドレス指示信号であ
るときには、アンド回路１４の出力は論理「１」
となる。この状態では、レデイ信号入力端子１６
からのレデイ信号が、表示装置の表示可能状態を
示す論理「１」のときのみナンド回路１５から論
理「１」が出力される。アンド回路１７はこのナ
ンド回路１５からの論理「１」が出力されたとき
のみ、クロツク信号入力端子１８を介して入力す
るクロツク信号を通過させ、プログラムカウンタ
５に与える。これにより、プログラムカウンタ５
は図形信号出力命令を格納するアドレスを指示す
ることになり、プログラムメモリ３から図形信号
出力命令が読出される。このようにして、図形信
号は表示装置のレデイ信号と同期が取られ表示装
置の表示可能状態時に出力されることになる。
また、上記実施例ではプログラムカウンタへの
クロツク信号の供給を停止することにより、プロ
グラムを停止する例を示したが、直接カウンタの
イネーブル端子をデイスエイブルにすることによ
つてプログラムを停止させるように構成してもよ
い。また、上記実施例はプログラムメモリのアド
レス検出用ゲートを用いる例を示したが、これを
省略してレデイ信号が論理「０」のときには常に
プログラムカウンタのインクリメントを停止する
ように構成してもよい。この場合には、図形発生
装置の動作が多少遅くなるが実際上の動作にはそ
れほど不都合を生じない。
クロツク信号の供給を停止することにより、プロ
グラムを停止する例を示したが、直接カウンタの
イネーブル端子をデイスエイブルにすることによ
つてプログラムを停止させるように構成してもよ
い。また、上記実施例はプログラムメモリのアド
レス検出用ゲートを用いる例を示したが、これを
省略してレデイ信号が論理「０」のときには常に
プログラムカウンタのインクリメントを停止する
ように構成してもよい。この場合には、図形発生
装置の動作が多少遅くなるが実際上の動作にはそ
れほど不都合を生じない。
以上説明したように本考案によれば、プログラ
ムカウンタのインクルメントを表示装置が表示可
能状態にあるときだけ可能にすることとした。
ムカウンタのインクルメントを表示装置が表示可
能状態にあるときだけ可能にすることとした。
したがつて、図形信号出力速度を自動的に外部
の表示装置に同期した速度とすることができる。
このため動作速度が異なるグラフイクデイスプレ
イ、XYプロツタ、NC機械等にそのまま本考案
の図形発生装置を使用することができ、装置の汎
用性を著しく向上することができる。また、この
ための付加回路はゲート回路の組合せだけで構成
できるため、回路構成が非常に簡単であり、また
特別な制御信号や命令を必要としないので、安価
に構成することができる優れた効果がある。
の表示装置に同期した速度とすることができる。
このため動作速度が異なるグラフイクデイスプレ
イ、XYプロツタ、NC機械等にそのまま本考案
の図形発生装置を使用することができ、装置の汎
用性を著しく向上することができる。また、この
ための付加回路はゲート回路の組合せだけで構成
できるため、回路構成が非常に簡単であり、また
特別な制御信号や命令を必要としないので、安価
に構成することができる優れた効果がある。
第１図は従来例装置の要部ブロツク構成図。第
２図は本考案一実施例の要部ブロツク構成図。 １，２，１０……レジスタ、３……プログラム
メモリ、５……プログラムカウンタ、７……符号
レジスタ、８……論理回路、９……演算回路、１
１，１２……アツプダウンカウンタ、１３……ゲ
ート回路、１６……レデイ信号入力端子、１８…
…クロツク信号入力端子。
２図は本考案一実施例の要部ブロツク構成図。 １，２，１０……レジスタ、３……プログラム
メモリ、５……プログラムカウンタ、７……符号
レジスタ、８……論理回路、９……演算回路、１
１，１２……アツプダウンカウンタ、１３……ゲ
ート回路、１６……レデイ信号入力端子、１８…
…クロツク信号入力端子。
Claims (1)
- 【実用新案登録請求の範囲】 プログラムが記憶されたプログラムメモリと、
このプログラムメモリ内の次に実行処理されるプ
ログラムが格納されたアドレスを指示するプログ
ラムカウンタと、上記プログラムにしたがつてパ
ラメタを演算処理してＸおよびＹ座標値を表示装
置に出力する回路と、 上記表示装置の表示可能状態を表わす信号を入
力するレデイ信号入力端子と、 このレデイ信号入力端子の信号が表示可能状態
にあるときに、プログラムカウンタのインクリメ
ントを可能とする回路手段と を備えた図形発生装置において、 上記回路手段は、 上記プログラムカウンタの出力が図形信号出力
命令の直前の命令を格納するアドレスを指示する
特定パターンであることを検出する検出手段１４
と、 この検出手段が上記プログラムカウンタの出力
が上記特定パターンであることを出力し、上記レ
デイ信号が入力されないときに上記プログラムカ
ウンタのインクリメントを禁止するゲート手段１
５，１７と を備えたことを特徴とする図形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3613282U JPS58142748U (ja) | 1982-03-15 | 1982-03-15 | 図形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3613282U JPS58142748U (ja) | 1982-03-15 | 1982-03-15 | 図形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58142748U JPS58142748U (ja) | 1983-09-26 |
| JPH0124654Y2 true JPH0124654Y2 (ja) | 1989-07-26 |
Family
ID=30047578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3613282U Granted JPS58142748U (ja) | 1982-03-15 | 1982-03-15 | 図形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142748U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342218B2 (ja) * | 1972-07-20 | 1978-11-09 |
-
1982
- 1982-03-15 JP JP3613282U patent/JPS58142748U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58142748U (ja) | 1983-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0015319A2 (en) | Digital input/analog drive positioning system | |
| JPS6326898B2 (ja) | ||
| JPS6158839B2 (ja) | ||
| US5633879A (en) | Method for integrated circuit design and test | |
| JPH0570187B2 (ja) | ||
| JPS62194284A (ja) | 表示アドレス制御装置 | |
| JP3127296B2 (ja) | 表示装置用の楕円弧部分発生器および表示装置用の楕円弧部分発生方法 | |
| JP3135597B2 (ja) | 表示制御装置の同期制御回路 | |
| JP2530826B2 (ja) | 表示制御装置 | |
| JPH0742150Y2 (ja) | テストパタン発生器 | |
| JPH04344950A (ja) | アドレス・トレース回路 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JPH10334250A (ja) | アンチエイリアスプロセッサ及び画像処理装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH03196379A (ja) | 描画演算処理装置 | |
| JPH0795346B2 (ja) | 画像処理装置 | |
| JPH0336594A (ja) | デイスプレイ制御回路 | |
| JPH04111000A (ja) | ディスプレイコントローラ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS63262745A (ja) | アドレス生成回路 | |
| JPS63226778A (ja) | メモリ装置 | |
| JPH0223884B2 (ja) | ||
| JPH02140839A (ja) | プレークポイントの処理方式 | |
| JPS5895391A (ja) | 直線発生回路 | |
| JPS62137665A (ja) | 回路図作成装置 |