JPS5998536A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5998536A JPS5998536A JP20803282A JP20803282A JPS5998536A JP S5998536 A JPS5998536 A JP S5998536A JP 20803282 A JP20803282 A JP 20803282A JP 20803282 A JP20803282 A JP 20803282A JP S5998536 A JPS5998536 A JP S5998536A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode wiring
- pattern
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り特に半導体基板上
に層間絶縁膜の絶縁耐圧を損うことなく電極配線を多層
に形成することができる製造方法に関するものである。
に層間絶縁膜の絶縁耐圧を損うことなく電極配線を多層
に形成することができる製造方法に関するものである。
半導体装置における多層電極配線は、例えば第１層目の
電極配線パターン上に層間絶縁膜を介して第２層目の電
極配線パターンを積層するという構造であり、各配線パ
ターンは半導体基板上に凹凸形状に形成されるので、こ
れらの層を重ねるに従ってその表面の凹凸が激しくなり
、配線導体の断線、あるいは層間絶縁膜の絶縁耐圧が低
下する等の問題があり、表面に凹凸が生じない多層電極
配線構造を容易に得る方法が要望されている。
電極配線パターン上に層間絶縁膜を介して第２層目の電
極配線パターンを積層するという構造であり、各配線パ
ターンは半導体基板上に凹凸形状に形成されるので、こ
れらの層を重ねるに従ってその表面の凹凸が激しくなり
、配線導体の断線、あるいは層間絶縁膜の絶縁耐圧が低
下する等の問題があり、表面に凹凸が生じない多層電極
配線構造を容易に得る方法が要望されている。
（Ｃン 従来技術と問題点
従来の半導体装置における多層電極配線の形成方法とし
ては、フォトエツチング法とリフトオフ法があるが、以
下リフトオフ法による方法について説明する。まず第１
図に示すようにトランジスタなどの半導体能動素子が表
面に接して形成（図示せず）されている半導体基板１上
に絶縁膜２を被着形成した後、該絶縁膜２の上面に所定
の電極配線形成用レジスト膜３パターンを形成する。次
いで第２図に示すように上記工程によって露出された絶
縁膜２と前記レジスト膜３の全面上にア〜ミニラム等の
導電膜４を被着し、第３図に示すように不要部分の導電
膜４を除去して所望とする第１の電極配線膜４′パター
ンを形成する。しかる後前記第１の電極配線膜４′パタ
ーンが形成された絶縁膜２上に第４図に示すように層間
絶縁膜５を被着形成した後、該層間絶縁膜５の上面に一
般的なフォトエツチング法あるいはリフトオフ法によっ
て所望の第２の電極配線膜６パターンを形成していた。
ては、フォトエツチング法とリフトオフ法があるが、以
下リフトオフ法による方法について説明する。まず第１
図に示すようにトランジスタなどの半導体能動素子が表
面に接して形成（図示せず）されている半導体基板１上
に絶縁膜２を被着形成した後、該絶縁膜２の上面に所定
の電極配線形成用レジスト膜３パターンを形成する。次
いで第２図に示すように上記工程によって露出された絶
縁膜２と前記レジスト膜３の全面上にア〜ミニラム等の
導電膜４を被着し、第３図に示すように不要部分の導電
膜４を除去して所望とする第１の電極配線膜４′パター
ンを形成する。しかる後前記第１の電極配線膜４′パタ
ーンが形成された絶縁膜２上に第４図に示すように層間
絶縁膜５を被着形成した後、該層間絶縁膜５の上面に一
般的なフォトエツチング法あるいはリフトオフ法によっ
て所望の第２の電極配線膜６パターンを形成していた。
しかしこのような従来の形成方法によれば、第１の電極
配線膜４′上に被着形成された層間絶縁膜５の段差の部
分に第４図に示すようにマイクロクラックＡ等が発生し
やすくなって、この眉間絶縁膜５を介して相対する二つ
の電極配線膜４′と６が短絡しやすくなる不都合が生じ
たり、また上記段差部分に第１の電極配線膜４′エツヂ
が核となって絶縁性が減少した異常成長領域Ｂが生じた
りして前記二つの電極配線膜４′と６相互間の絶縁耐圧
を著しく低下させ、当該半導体装置の信頼性を低下させ
る欠点があった。
配線膜４′上に被着形成された層間絶縁膜５の段差の部
分に第４図に示すようにマイクロクラックＡ等が発生し
やすくなって、この眉間絶縁膜５を介して相対する二つ
の電極配線膜４′と６が短絡しやすくなる不都合が生じ
たり、また上記段差部分に第１の電極配線膜４′エツヂ
が核となって絶縁性が減少した異常成長領域Ｂが生じた
りして前記二つの電極配線膜４′と６相互間の絶縁耐圧
を著しく低下させ、当該半導体装置の信頼性を低下させ
る欠点があった。
（ｄ） 発明の目的
本発明は上記従来の欠点を除去するため、半導体能動素
子等が表面部に層状に形成されている半導体基板上の絶
縁膜の上面に、電極配線パターンを段差が生じないよう
に埋込型に形成することによってその上面に絶縁耐圧の
良好な層間絶縁膜が形成され、信頼性のよい多層電極配
線を配設し得る半導体装置の製造方法を提供することを
目的とするものである。
子等が表面部に層状に形成されている半導体基板上の絶
縁膜の上面に、電極配線パターンを段差が生じないよう
に埋込型に形成することによってその上面に絶縁耐圧の
良好な層間絶縁膜が形成され、信頼性のよい多層電極配
線を配設し得る半導体装置の製造方法を提供することを
目的とするものである。
（ｅ） 発明の構成
そしてこの目的は、本発明によれば絶縁膜が施された半
導体基板上に所定のレジストパターンを形成する工程と
、形成されたレジストパターンによって絶縁膜上面に電
極配線形成用溝を選択的に形成する工程と、該レジスト
パターン上の全面に導電膜を被着し、その後前記レジス
トパターンを除去する工程とを行ない、前記溝内に導電
膜からなる電極配線パターンを形成し、その上面に層間
絶縁膜を平坦に形成することを特徴とする半導体装置の
製造方法を提供することによって達成される。
導体基板上に所定のレジストパターンを形成する工程と
、形成されたレジストパターンによって絶縁膜上面に電
極配線形成用溝を選択的に形成する工程と、該レジスト
パターン上の全面に導電膜を被着し、その後前記レジス
トパターンを除去する工程とを行ない、前記溝内に導電
膜からなる電極配線パターンを形成し、その上面に層間
絶縁膜を平坦に形成することを特徴とする半導体装置の
製造方法を提供することによって達成される。
Ｃｆ） 発明の実施例
以下図面を用いて本発明に係る製造方法の実施例につい
て詳細に説明する。
て詳細に説明する。
第５面乃至第８図は本発明に係る半導体装置の製造方法
の一実施例を工程順に示す要部断面図である。
の一実施例を工程順に示す要部断面図である。
まず第５図に示すように、半導体能動素子等が表面部に
形成された半導体基板２１上の絶縁膜２２の上面に所定
の電極配線形成用のレジスト膜ｚ３パターンを形成する
。次いでこのレジスト膜おをマスクにして露出された絶
縁膜ｎをプラズマエツチング法によって所定の深さに選
択的にエツチングして電極配線形成用溝冴を形成する。
形成された半導体基板２１上の絶縁膜２２の上面に所定
の電極配線形成用のレジスト膜ｚ３パターンを形成する
。次いでこのレジスト膜おをマスクにして露出された絶
縁膜ｎをプラズマエツチング法によって所定の深さに選
択的にエツチングして電極配線形成用溝冴を形成する。
この工程に用いられるプラズマエツチング法としては、
低放電ガス圧力下で安定放電が可能で、かつその反応イ
オンが試料面に垂直に入射してサイドエツチングのない
方向性イオンエツチングが可能なマイクロ波プラズマエ
ツチング法を適用すれば極めて効果２３の全面上に、第
６図に示すようにアルミニウム等からなる導電膜２５を
蒸着法等により前記溝あの深さと同等の厚さに被着形成
し、次いでレジスト膜２３を融解除去することによって
、第７図に示すように前記溝Ｕ内に第１の電極配線膜５
′パターンが、その膜上面を周辺の絶縁膜２２の上面と
同一平面図となるように形成される。その徒弟１の電極
配線膜２５′パターンを埋込み型に形成してなる前記絶
縁膜２２上に第８図に示すように層間絶縁膜２６を被着
形成し、さらにその上面に前記第１の電極配線２５′パ
ターンの形成方法に準じて第２のｔｉ配線、ｎパターン
を形成することにより、前記層間絶縁膜２６を段差のな
い形に配設することが可能となるので、該層間絶縁膜２
６に従来の如き段差に起因する欠陥の発生が防止され、
信頼性の高い多層電極配線構造を得ることができる。
低放電ガス圧力下で安定放電が可能で、かつその反応イ
オンが試料面に垂直に入射してサイドエツチングのない
方向性イオンエツチングが可能なマイクロ波プラズマエ
ツチング法を適用すれば極めて効果２３の全面上に、第
６図に示すようにアルミニウム等からなる導電膜２５を
蒸着法等により前記溝あの深さと同等の厚さに被着形成
し、次いでレジスト膜２３を融解除去することによって
、第７図に示すように前記溝Ｕ内に第１の電極配線膜５
′パターンが、その膜上面を周辺の絶縁膜２２の上面と
同一平面図となるように形成される。その徒弟１の電極
配線膜２５′パターンを埋込み型に形成してなる前記絶
縁膜２２上に第８図に示すように層間絶縁膜２６を被着
形成し、さらにその上面に前記第１の電極配線２５′パ
ターンの形成方法に準じて第２のｔｉ配線、ｎパターン
を形成することにより、前記層間絶縁膜２６を段差のな
い形に配設することが可能となるので、該層間絶縁膜２
６に従来の如き段差に起因する欠陥の発生が防止され、
信頼性の高い多層電極配線構造を得ることができる。
（ｇ） 発明の効果
以上の説明から明らかなように、本発明に係る半導体装
置の製造方法によれば、電極配線パター同一平面となる
ように埋込み型に形成する方法がとられているので、そ
の上面に配設する層間絶縁膜に段差の生ずることが解消
され、段差に起因する膜欠陥の発生が排除される。よっ
て層間絶縁膜の絶縁耐圧が向上するので、該層間絶縁膜
を挾んで相対する二つの電極配線膜が短絡することもな
い。さらに本発明の方法によれば、電極配線パターンを
層間絶縁膜を介して多層に積層しても段差が生じないの
で、信頼性の高い多層電極配線構造を得ることができる
すぐれた利点を有する。
置の製造方法によれば、電極配線パター同一平面となる
ように埋込み型に形成する方法がとられているので、そ
の上面に配設する層間絶縁膜に段差の生ずることが解消
され、段差に起因する膜欠陥の発生が排除される。よっ
て層間絶縁膜の絶縁耐圧が向上するので、該層間絶縁膜
を挾んで相対する二つの電極配線膜が短絡することもな
い。さらに本発明の方法によれば、電極配線パターンを
層間絶縁膜を介して多層に積層しても段差が生じないの
で、信頼性の高い多層電極配線構造を得ることができる
すぐれた利点を有する。
乃至第８図は、本発明に係る半導体装置の製造方法の一
実施例を工程順に示す要部断面図である。 図面において、２１は半導体基板、ｎは絶縁膜、２３は
レジスト膜、冴は電極配線形成用溝、２５は導電膜、ぎ
は第１の１Ｊ１極配線膜、訪は層間絶縁膜、ｎは第２の
″電極配線膜を示す。 第１図 第２図 第３図 第４図
実施例を工程順に示す要部断面図である。 図面において、２１は半導体基板、ｎは絶縁膜、２３は
レジスト膜、冴は電極配線形成用溝、２５は導電膜、ぎ
は第１の１Ｊ１極配線膜、訪は層間絶縁膜、ｎは第２の
″電極配線膜を示す。 第１図 第２図 第３図 第４図
Claims (1)
- 絶縁膜が施された半導体基板上に所定のレジストパター
ンを形成する工程と、形成されたレジストパターンによ
って絶縁膜の上面に電極配線形成用溝を選択的に形成す
る工程と、該レジストパターン上の全面に導電膜を被着
し、その後前記レジストパターンを除去する工程とを行
ない、前記溝内に導電膜からなる電極配線パターンを形
成し、その上面に層間絶縁膜を平坦に被着形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20803282A JPS5998536A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20803282A JPS5998536A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998536A true JPS5998536A (ja) | 1984-06-06 |
Family
ID=16549537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20803282A Pending JPS5998536A (ja) | 1982-11-26 | 1982-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998536A (ja) |
-
1982
- 1982-11-26 JP JP20803282A patent/JPS5998536A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| US4437227A (en) | Method of making improved tunnel barriers for superconducting Josephson junction devices | |
| US6927142B2 (en) | Method for fabricating capacitor in semiconductor device | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JP2002025854A (ja) | 薄膜キャパシタ素子 | |
| JP2784797B2 (ja) | 配線形成方法 | |
| EP0191981B1 (en) | Multilayer circuit | |
| JPS59104143A (ja) | 配線の形成方法 | |
| JPH03125469A (ja) | Ｍｉｍキャパシタの構造 | |
| JPS5893328A (ja) | 絶縁層の平担化方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH02196466A (ja) | 半導体集積回路装置 | |
| JPS59195845A (ja) | 多層配線の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPS6249735B2 (ja) | ||
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH0531301B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 |