JPS6010735A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6010735A
JPS6010735A JP58119329A JP11932983A JPS6010735A JP S6010735 A JPS6010735 A JP S6010735A JP 58119329 A JP58119329 A JP 58119329A JP 11932983 A JP11932983 A JP 11932983A JP S6010735 A JPS6010735 A JP S6010735A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor device
conductor
transparent
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58119329A
Other languages
English (en)
Other versions
JPH0469428B2 (ja
Inventor
Tamio Saito
斎藤　民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58119329A priority Critical patent/JPS6010735A/ja
Publication of JPS6010735A publication Critical patent/JPS6010735A/ja
Publication of JPH0469428B2 publication Critical patent/JPH0469428B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、フェイスダウンメンディングを用いた半導
体装置に関する。
〔発明の技術的背景とその問題点〕
半導体素子を搭載し、素子相互間を接続する方法の一つ
として、フリツプテッグヴンデイングに代表すれるフェ
イスダウンボンディングが知られている。これは素子の
電極端子を半田バングを用いて配線基板上の導体パター
ンに直接接続する方法であシ、ワイヤボンディング等に
比べ電極端子と導体パターンとの間がワイヤの如き熱圧
着接続ではなく、半田の溶解によ多接続されるため、信
頼性にすぐれ、また一つの素子と配線基板上の導体パタ
ーンとの接続が電極端子の数に関係なく一度でできる等
の特長がある。
しかしながら、フェイスダウンボンディングではざンデ
イング時に素子の電極端子形成面か基板側を向くだめ、
電極端子およびこれが接続される導体、ノリーン上の接
続部がよく見、えない。
そこで従来では半透鏡番用いて接続部を確認しながら、
素子と導体パタニンとの位置合せを行なっていた。従っ
て位置合せを含めたがンデイング工程に長時間を、要す
るという問題があった。
〔発明の目的〕
との発明の目的は、フェイスダウンダンディングに際し
２半導体累子と配線基板上の導体パターンとの位置合せ
が容易で、　ｉ：産性にすぐれた半導体装置を提供する
ことにある。
〔発明の４ａ要〕 この発明は、配線基板の絶縁性基体お□よびその上に被
着形成される導体パターンをいずれも透明材料によ多形
成することによって、基板の裏面側から半導体素子の電
極端子と導体パターンとの接続部が確しできるようにし
たものでおる。
〔発明の効果〕
この発明によれば、半導体素子と配線基板上の導体パタ
ーンとの位置合せを半透鏡等を用いるこ、となく極めて
容易、確実に行なうことかでキル。従ってフェイスダウ
ンボンディング本来の和長と相まって、非常に量産性が
よく製造コストの低い半導体装置を提供することが可能
である。
〔発明の実施例〕
第１図はこの発明の一丈島例に係る半導体装置−の断面
図である。
図において、配線基板Ｊはこの例では絶縁性基体２土に
第１層導体パターン３．絶縁体層４および第２層嗜体パ
ターン５を順次形成した２層の配線基板である。第１層
１ｗ、２層の導体パターン３．５は、絶縁体層４に形成
したスルーホールを通して適宜接続されている。ここで
。
絶縁性基体２はポリマーガラス、ゲラステック。
サファイヤ等の透明セラミック材料によって形成されて
いる。また、導体ノ４’ターン３　＊　５　Ｆｉ　’Ｉ
ＩＴＯ，ＳｎＯ，等の透明良導体によ多形成されている
。さらに、絶縁体層４もアクリル、エポキシ、シリコン
等からなる透明絶縁材料から形成されている。
そして、第２層導体・母ターン１５上に、半田バングを
形成した電極端子７を有するフリップテップ半導体素子
６１例えばＩＣテップが電極端子７の形成面を配線基板
１側に向けて、すなワチフエイスダウンボンデイングに
より　ｔｉ続固定されている。この場合、半導体素子６
は電極端子７が導体パターン５の所定位置に接続される
ように、導体ノｆターン５に対し正確に位置合せする必
要があるが、電極端子７と導体ノ４ターン５との接続個
所を基体２．導体ノＪ？ターン３゜絶縁体層４および導
体パターン５を通して例えば肉眼等で確認できるため、
この位置合せは容易である。
なお、第２層導体パターン５上の電極端子７の接続部に
は、必要に応じて％：電極端子の接続を良好にするだめ
のメタライズが施される。具体的には、Ｃｒ、Ｔｉ、Ｗ
等からなる接着層。
Ｐｄ、Ｎｉ等からなる拡散防止層、熱圧着のためのＣｕ
　、　Ａｕ　、　Ａ１等の層、耐ハンタ性の良好なＮｌ
　、Ｃｕ等の層およびＡｕ等の酸化防止層を適宜形成す
る。
また、第１図には示していないが、配線基板Ｊ上に必要
に応じ保護層がモールドされる。第２層導体パターン５
上の半導体素子６の接続部以外の表面を予めアクＩＪ　
ｘ　、エポキシ等からなる透明絶縁材料で被覆すること
も可能である。
次ＶＣ，配線基板１の製造工程の一例を第２図を参照し
て説明する。
まず、印、２図（酊に示すように透明絶縁性基体２、例
えばガラス基板上に、ポジ型フォトレジスト１１を塗布
し乾燥させた後、第１層透明導体パターン３と反転関係
にある不透明・母ターン１２を選択的に形成したガラス
マスクＪ３を用いて露光を行ない１次いで第２図（ｂ＋
のように現像する。次に第２図（ＣＯＸ示すようｖｃ、
透明導体膜１４．例えばＩＴＯ膜を低温スパッタによシ
１μ程度着膜し、その後卯２図（ｄ＋に示すようにフォ
トレジスト１１上の透明導体をリフトオフにより除去し
て、第１層の透明導体パターン３を形成する。配線基板
が単層のものの場合は。
とわで基板製造工程は終了し、以後は半導体素子のボン
ディング工程へと進むことになる。
次に、卯、２図（ｅＪｖｃ示すように透明絶縁体層１５
、例えば紫外線硬化型樹脂（アクリル、工？キシ等）を
スクリーン印刷、スピンコード等によシ塗布し、スルー
ホールに対応する不透明パターン１６を選択的に形成し
たガラスマスク１７ｆ介して紫外線によりｉ光、現像す
る。これによシ第２図（ｆ）に示すように、所定位置に
スルーホール１８を有する透明絶縁体層４が形成される
。
そして１次にＮＩ２図（ｇ）　ＶＣ示すように再びポジ
型フォトレジスト１９を塗布し乾燥させ、第２層の透明
導体パターン５と反転関係ｖｃある不透明パターン２０
ｆ選択的に形成したガラスマスク２１を用いて露光した
後、第２図（ｂＪ〜（ｄｌと同様の工程を経て、第２図
（ｈＪに示すように第２層の透明導体パターン５を形成
する。こうして第１図中に示しだ２層の配線基板Ｊが得
られる。
なお、第２図（ａ＋〜（ｄｌの工程ではりフトオフを用
いたが、まず透明導体層を形成し、その後フォトレジス
トを形成し、露光、現像後、エツチングを行なって透明
導体ノ臂ターン３を形成し。
フォトレジストを除去してもよい。
また、上記実施例では配線基板として２層のものを示し
たが、単層、あるいは３層以上の場合でもこの発明は有
効である。
この発明に係る半導体装置において、配線基板上に搭載
する半導体素子は何でもよいが、特に発光または受光素
子の場合、基板側に発光またけ受光面を向けることがで
きる利点がある。
すなわち、従来では発光まだは受光素子はフリップテッ
プ等の７ヱイスダウンざンデイングは不可能とされてい
たが、この発明によればそれが可ｊ能となる。
４図面の簡単な説明　］ ！！、１図はこの発明の一実施例に係る半導体装置の断
面図、第２図（ａ＋〜（ｈ＋はこの発明で用いる配線基
板の製造工程を示す図である。
１・・・配線基板、２・・・透明絶縁性基体、３．５・
・・透明導体／母ターン、４・・・透明絶縁体層、６・
・・半導体素子、７・・・電極端子。

Claims (1)

  1. 【特許請求の範囲】 （１１配線基板上の導体パターンｖｃ、半導体素子の電
    極端子をその電極端子形成面を配線基板側に向けて接続
    してなる半導体装置において。 前記配線基板は透明絶縁性基体上に透明導体パターンを
    被着形成して構成されていることを特徴とする半導体装
    置。 （２）　配線基板は透明絶縁性基体上に複数層の透明導
    体パターンを層間に透明絶縁体層を介して積層形成した
    ものであることを特徴とする特許請求の範囲第１項記載
    の半導体装置。 （３）　透明導体パターンの半導体素子接続部に。 半導体素子の電極端子を接続するためのメタライズが施
    されていることを特徴とする特許請求の範囲第１項記載
    の半導体装置。 （４）半導体素子が発光または受光素子であることを特
    徴とする特許請求の範囲第１項記載の半導体装置。
JP58119329A 1983-06-30 1983-06-30 半導体装置 Granted JPS6010735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58119329A JPS6010735A (ja) 1983-06-30 1983-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58119329A JPS6010735A (ja) 1983-06-30 1983-06-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5254357A Division JP2597809B2 (ja) 1993-10-12 1993-10-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6010735A true JPS6010735A (ja) 1985-01-19
JPH0469428B2 JPH0469428B2 (ja) 1992-11-06

Family

ID=14758775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58119329A Granted JPS6010735A (ja) 1983-06-30 1983-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6010735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード
JP2006504257A (ja) * 2002-10-23 2006-02-02 ゴールドパワー リミテッド 半導体基板上における接点の形成

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269646A (en) * 1975-12-08 1977-06-09 Seiko Epson Corp Liquid crystal display device
JPS5273693A (en) * 1975-12-16 1977-06-20 Seiko Epson Corp Display device
JPS5276051A (en) * 1975-12-22 1977-06-25 Seiko Epson Corp Liquid crystal indicating device
JPS5276877A (en) * 1975-12-22 1977-06-28 Seiko Epson Corp Semiconductor device
JPS5359398A (en) * 1976-11-09 1978-05-29 Seiko Epson Corp Liquid crystal display panel
JPS53104198A (en) * 1977-02-23 1978-09-11 Takagi Kogyo Kk Liquid crystal panel
JPS5552229A (en) * 1978-10-11 1980-04-16 Nec Corp Manufacture of semiconductor device
JPS5691491A (en) * 1979-12-25 1981-07-24 Alps Electric Co Ltd Method of manufacturing transparent laminated circuit board

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269646A (en) * 1975-12-08 1977-06-09 Seiko Epson Corp Liquid crystal display device
JPS5273693A (en) * 1975-12-16 1977-06-20 Seiko Epson Corp Display device
JPS5276051A (en) * 1975-12-22 1977-06-25 Seiko Epson Corp Liquid crystal indicating device
JPS5276877A (en) * 1975-12-22 1977-06-28 Seiko Epson Corp Semiconductor device
JPS5359398A (en) * 1976-11-09 1978-05-29 Seiko Epson Corp Liquid crystal display panel
JPS53104198A (en) * 1977-02-23 1978-09-11 Takagi Kogyo Kk Liquid crystal panel
JPS5552229A (en) * 1978-10-11 1980-04-16 Nec Corp Manufacture of semiconductor device
JPS5691491A (en) * 1979-12-25 1981-07-24 Alps Electric Co Ltd Method of manufacturing transparent laminated circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504257A (ja) * 2002-10-23 2006-02-02 ゴールドパワー リミテッド 半導体基板上における接点の形成
USRE43948E1 (en) 2002-10-23 2013-01-29 Siemens Aktiengesellschaft Formation of contacts on semiconductor substrates
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード

Also Published As

Publication number Publication date
JPH0469428B2 (ja) 1992-11-06

Similar Documents

Publication Publication Date Title
JPH07508615A (ja) 少なくとも１つのチップを備える半導体装置の製造方法及び対応する装置
JPH0273648A (ja) 電子回路及びその製造方法
JP3402969B2 (ja) 半導体装置の製造方法
US7288437B2 (en) Conductive pattern producing method and its applications
US5212406A (en) High density packaging of solid state devices
JPS6010735A (ja) 半導体装置
WO1994024699A1 (fr) Dispositif semi-conducteur
JP2597809B2 (ja) 半導体装置の製造方法
CN110010483A (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
JPH04199723A (ja) 半導体装置及び半導体装置の製造方法
JPH0230579B2 (ja)
JPH0363813B2 (ja)
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
US20040201109A1 (en) Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices
JP2882009B2 (ja) Ｉｃ実装方法
JP2841822B2 (ja) 混成集積回路の製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPS58164255A (ja) 半導体装置
JPH0256943A (ja) 回路基板への電子回路素子の接続方法、接続構造およびそれを用いる表示装置の製造方法
JP3316532B2 (ja) 半導体装置及びその製造方法
JPH01264233A (ja) 混成集積回路の電極構造
CN121620242A (zh) 芯片载板及其制备方法、芯片封装结构
JPS6215586A (ja) 表示素子
JPH02234449A (ja) 半導体装置