JPS60114906A - 実行規則テスト支援方式 - Google Patents
実行規則テスト支援方式Info
- Publication number
- JPS60114906A JPS60114906A JP22202483A JP22202483A JPS60114906A JP S60114906 A JPS60114906 A JP S60114906A JP 22202483 A JP22202483 A JP 22202483A JP 22202483 A JP22202483 A JP 22202483A JP S60114906 A JPS60114906 A JP S60114906A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- test case
- test
- rule
- rules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/048—Monitoring; Safety
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、条件と論理とからなる実行ルールを有し、与
えられた条件が実行ルールに合致した場合にその実行ル
ールで指示された実行指令を出力する実行指令出力方式
に関し、特に実行ルールの妥当性に対するテストの支援
方式に関する。
えられた条件が実行ルールに合致した場合にその実行ル
ールで指示された実行指令を出力する実行指令出力方式
に関し、特に実行ルールの妥当性に対するテストの支援
方式に関する。
最初に、本発明の前提となる実行指令出力方式を第1図
によシ説明する(特願昭58−079341号参照)。
によシ説明する(特願昭58−079341号参照)。
ユーザは、現場のノウハウや制御規則等をIF(条件)
、THEN(結論)のルールで記述する。
、THEN(結論)のルールで記述する。
各条件、結論は図中の制御ルール群11に示すように、
文字列で記述する。この記述されたルールをそのままの
型で制御論理コントローラ12に入力する。制御論理コ
ントローラ12は、各設備から取込まれた設備現況13
(条件に対応)をもとに、それにマツチしたルールがあ
れば、その結論を設備への制御指令14とする。
文字列で記述する。この記述されたルールをそのままの
型で制御論理コントローラ12に入力する。制御論理コ
ントローラ12は、各設備から取込まれた設備現況13
(条件に対応)をもとに、それにマツチしたルールがあ
れば、その結論を設備への制御指令14とする。
以上に述べた制御方式を採用すれば、ユーザはルールを
日本語で制御論理コントローラ12に与えるだけで制御
ソフトができ上が不(ユーザはプログラムを作成する必
要がない)ため、制御ソフトが短時間で開発できる。
日本語で制御論理コントローラ12に与えるだけで制御
ソフトができ上が不(ユーザはプログラムを作成する必
要がない)ため、制御ソフトが短時間で開発できる。
しかし、上記の制御方式にも問題がある。それは、シス
テム立上げ前に実施しなければならない制御ルールの妥
当性チェックが困難なことである。
テム立上げ前に実施しなければならない制御ルールの妥
当性チェックが困難なことである。
従来、そのチェックは、人間がルール間のっながシに着
目してルール全体の妥当性を検討している。
目してルール全体の妥当性を検討している。
しかし、実システムでは、ルールが膨大になること、制
御指令につながるルールだけが記述されること、各ルー
ルの組合せとして最終的に制御指令が結論されること等
から、従来方法では、ルールの抜けや矛盾したルールを
見出すことが困難である。
御指令につながるルールだけが記述されること、各ルー
ルの組合せとして最終的に制御指令が結論されること等
から、従来方法では、ルールの抜けや矛盾したルールを
見出すことが困難である。
本発明の目的は、上記のような従来技術の欠点を解消す
るため、条件と結論とからなる実行ルールのテストに必
要かつ十分なテストケースを自動的に作成し、そのテス
ト結果を得る実行規則テスト支援方式を提供することに
ある。
るため、条件と結論とからなる実行ルールのテストに必
要かつ十分なテストケースを自動的に作成し、そのテス
ト結果を得る実行規則テスト支援方式を提供することに
ある。
上記目的を達成するため、本発明による実行規則テスト
支援方式は、条件と結論とからなるルールで記述された
実行規則を格納する実行規則格納部と、前記実行規則と
入力された条件との整合を判別しその結果に基づき実行
指令を出力する条件判別実行指令出力部とを有する実行
指令出力方式において、条件と、該条件と排反関係にあ
る条件とから必要十分な条件の組合せ(以下テストケー
スと呼ぶ)を作成し、該テストケースを前記条件判別実
行指令出力部に出力する手段と、前記テストケースに基
づき前記条件・判別実行指令出力部から出力された実行
指令を取込み、当該実行指令に至ったテストケースを実
行指令側にまとめ、前記テストケースを構成する条件は
その実行指令の前提となった条件とそうでない条件とを
区別可能に出力する手段とを設けることにより、実行ル
ールの抜けや矛盾するルールの発見を容易ならしめたこ
とに特徴がある。
支援方式は、条件と結論とからなるルールで記述された
実行規則を格納する実行規則格納部と、前記実行規則と
入力された条件との整合を判別しその結果に基づき実行
指令を出力する条件判別実行指令出力部とを有する実行
指令出力方式において、条件と、該条件と排反関係にあ
る条件とから必要十分な条件の組合せ(以下テストケー
スと呼ぶ)を作成し、該テストケースを前記条件判別実
行指令出力部に出力する手段と、前記テストケースに基
づき前記条件・判別実行指令出力部から出力された実行
指令を取込み、当該実行指令に至ったテストケースを実
行指令側にまとめ、前記テストケースを構成する条件は
その実行指令の前提となった条件とそうでない条件とを
区別可能に出力する手段とを設けることにより、実行ル
ールの抜けや矛盾するルールの発見を容易ならしめたこ
とに特徴がある。
本発明の実施例の詳細説明に入るまえに、第2図に示し
た簡単な物流システムを例にして、条件と結論とからな
る実行ルールに基づく実行指令出力方式、および本発明
の入出力について述べる。
た簡単な物流システムを例にして、条件と結論とからな
る実行ルールに基づく実行指令出力方式、および本発明
の入出力について述べる。
第2図において、矢印で示したように、物は受入コンベ
ア21の右側から搬入される。。受入コンベア21上の
物は、高架形の移載機22によシマシンa23、あるい
はマシンb24に運ばれ、加工される。加工完了した物
は、移載機22により受入コンベア21へ戻され、その
後、次の下流工程へ運ばれる。なお、仮置台25は、加
工特ちの物を一時保管したり、受入コンベア21を空い
ていない時、加工済みの物を一時保管したりする場合に
使う。
ア21の右側から搬入される。。受入コンベア21上の
物は、高架形の移載機22によシマシンa23、あるい
はマシンb24に運ばれ、加工される。加工完了した物
は、移載機22により受入コンベア21へ戻され、その
後、次の下流工程へ運ばれる。なお、仮置台25は、加
工特ちの物を一時保管したり、受入コンベア21を空い
ていない時、加工済みの物を一時保管したりする場合に
使う。
ここで、上記のシステムに対し2つの制御方針を考えて
みる。1つは、マシンa2aの能力がマシンb24の能
力に比べて高いため、マシンa23を優先的に使用する
。他の1つは、受入コンベア21は上流工程から下流工
程への物の通り道であるため、受入コンベア21上の物
を仮置台25上の物より優先して取り出す。これらの方
針を実現する制御ルールを第3図に示す。この制御ルー
ルは、どこからどのマシンへ物を運ぶかを決めるもので
、その可能性のある3つのタイミング■移載機22が無
作業になっている時、■マシンa23、またはマシンb
24が無作業になった時、■受入コンベア21に物が入
ってきた時にシステム現況にマツチした制御ルールがあ
るか否かを調べる必要がある。
みる。1つは、マシンa2aの能力がマシンb24の能
力に比べて高いため、マシンa23を優先的に使用する
。他の1つは、受入コンベア21は上流工程から下流工
程への物の通り道であるため、受入コンベア21上の物
を仮置台25上の物より優先して取り出す。これらの方
針を実現する制御ルールを第3図に示す。この制御ルー
ルは、どこからどのマシンへ物を運ぶかを決めるもので
、その可能性のある3つのタイミング■移載機22が無
作業になっている時、■マシンa23、またはマシンb
24が無作業になった時、■受入コンベア21に物が入
ってきた時にシステム現況にマツチした制御ルールがあ
るか否かを調べる必要がある。
上記制御ルールて必要な設備現況は、第4図に示す8個
である。それを設備ごとにみると、2個ずつの現況があ
り、それぞれ一方が成立すると他方は不成立という排反
関係にある。したがって、本事例では24通シの現況の
組合せを取り得る。
である。それを設備ごとにみると、2個ずつの現況があ
り、それぞれ一方が成立すると他方は不成立という排反
関係にある。したがって、本事例では24通シの現況の
組合せを取り得る。
これら16通りの各ケースに対し制御ルールがどう動く
かをテストすれば必要十分である。そのテスト結果とし
て、第5図の内容が示されればユーザは容易にルールの
抜けや矛盾したルールを抽出できる。すなわち、制御指
令内容(制御指令なしも1つの制御指令とする)ごとに
それに対応するケースと、その指令に至る前提となった
設備現況(第5図中の*印の現況)とを示す。
かをテストすれば必要十分である。そのテスト結果とし
て、第5図の内容が示されればユーザは容易にルールの
抜けや矛盾したルールを抽出できる。すなわち、制御指
令内容(制御指令なしも1つの制御指令とする)ごとに
それに対応するケースと、その指令に至る前提となった
設備現況(第5図中の*印の現況)とを示す。
次に本発明の一実施例を図面に基づいて説明する。
第6図は本発明の一実施例を示すブロック図、第7〜9
図は第6図の各ブロックの詳細図である。
図は第6図の各ブロックの詳細図である。
まず、テストケースを作成するために必要なf−夕を入
力される。そのデータの項目は少ないほどよい。第6図
の現況データ人力61がそれに該当し、第7図がその具
体例である。排反関係にある設備現況の集合をグループ
と定義すると、一般的に、入力項目は、グループ数■、
各グループに属する設備現況データ数N(i) for
i=1〜11各グループに属する設備現況データDi
j for 1==l〜s、j=i〜N(りである(D
目はグループiのj番目の設備現況データ>:r、ザλ 上記データが入力されると、テストケース作成部62は
、必要十分なテストケースを作成する。
力される。そのデータの項目は少ないほどよい。第6図
の現況データ人力61がそれに該当し、第7図がその具
体例である。排反関係にある設備現況の集合をグループ
と定義すると、一般的に、入力項目は、グループ数■、
各グループに属する設備現況データ数N(i) for
i=1〜11各グループに属する設備現況データDi
j for 1==l〜s、j=i〜N(りである(D
目はグループiのj番目の設備現況データ>:r、ザλ 上記データが入力されると、テストケース作成部62は
、必要十分なテストケースを作成する。
第8図(a)に示す簡単に例を使ってテストケース作成
の処理方式を説明する(一般的な処理方式は、第9図を
使って後述する)。各テストケースは、各グループから
それぞれ1つの設備現況データを取出したものの組合せ
である。同一グループの設備現況データは排反関係にお
るから全テストケースMは、各グループの設備現況デー
タ数の積に等しい。本例の場合、M= 2 X 3 X
2 = 12のテストケースとなる。
の処理方式を説明する(一般的な処理方式は、第9図を
使って後述する)。各テストケースは、各グループから
それぞれ1つの設備現況データを取出したものの組合せ
である。同一グループの設備現況データは排反関係にお
るから全テストケースMは、各グループの設備現況デー
タ数の積に等しい。本例の場合、M= 2 X 3 X
2 = 12のテストケースとなる。
具体的に各テストケースを設定すると、次のようになる
。
。
まず、グループ1に着目する。グループ1の設備現況デ
ータ(以下、データと略称する)数は2個で、その内容
はDlls Dlflである。第8図(b)に示すよう
に、テストケース1からテストケース12まで順に%
Dlls D12をそれぞれ1個ずつ交互に並べる(図
中水したγ1は、テストケースmに対するグループiの
データを示す)。
ータ(以下、データと略称する)数は2個で、その内容
はDlls Dlflである。第8図(b)に示すよう
に、テストケース1からテストケース12まで順に%
Dlls D12をそれぞれ1個ずつ交互に並べる(図
中水したγ1は、テストケースmに対するグループiの
データを示す)。
次に、グループ2に移る。グループ2のデータ数は3個
で、その内容はDlfl D2*s I)23である。
で、その内容はDlfl D2*s I)23である。
第8図(b)に示すように、テストケース1から順にテ
ストケース12まで1個ずつの対応で、D2hD211
# Do3をそれぞれ2個ずつ連続してサイクリックに
並べる。ここで、各データを2回ずつ連続して並べるの
は、既に並べた1つ前のグループ(本例ではグループ1
)に関するrxx−rsaxzまでのデータの並びが、
Dix* D12の2個のデータを単位とするサイクリ
ックな並びでめることを理由とする。
ストケース12まで1個ずつの対応で、D2hD211
# Do3をそれぞれ2個ずつ連続してサイクリックに
並べる。ここで、各データを2回ずつ連続して並べるの
は、既に並べた1つ前のグループ(本例ではグループ1
)に関するrxx−rsaxzまでのデータの並びが、
Dix* D12の2個のデータを単位とするサイクリ
ックな並びでめることを理由とする。
次に、グループ3に移る。グループ3のデータ数は2個
で、その内容はDlls I)32である。第8図(b
)−に示すように、テストケース1から順にテストケー
ス12まで1個ずつの対応で、6個連続してサイクリッ
クに並べる。ここで、各データを6個ずつ連続して並べ
るのは、1つ前のグループに関するγ2!〜γ2,1□
までのデータの並びが%I)2s#D2□、 D221
I)22. D23# D2Mの6個のデータを単位
とするサイクリックな並びであることを理由とする。
で、その内容はDlls I)32である。第8図(b
)−に示すように、テストケース1から順にテストケー
ス12まで1個ずつの対応で、6個連続してサイクリッ
クに並べる。ここで、各データを6個ずつ連続して並べ
るのは、1つ前のグループに関するγ2!〜γ2,1□
までのデータの並びが%I)2s#D2□、 D221
I)22. D23# D2Mの6個のデータを単位
とするサイクリックな並びであることを理由とする。
以上のような手順でテストケースを作成すれば、それぞ
れ異なる必要十分な全テストケース(本例では12個の
テストケース)生成できる。
れ異なる必要十分な全テストケース(本例では12個の
テストケース)生成できる。
次に、テストケース作成部62の一般的な処理フローを
第9図により説明する。
第9図により説明する。
※ブロック901:全テストケースM = N (11
xN i2) X・・・・・・XN(I)を算出する。
xN i2) X・・・・・・XN(I)を算出する。
※ブロック902:同一のデータを連続して並べる数[
Jni tに初期値1を設定する。
Jni tに初期値1を設定する。
※ブロック903ニゲループAfに初期値1を設定する
。
。
※ブロック904:同一データを’[Jnii個連続し
て並べるために使用するカウンタCountに初期値1
を設定する。
て並べるために使用するカウンタCountに初期値1
を設定する。
※ブロック905:各グループのデータのj番目を示す
jに初期値lを設定する。
jに初期値lを設定する。
※ブロック906:テストケース&mに初期値lを設定
する。
する。
※ブロック907:グループiOj番目のデータD1を
、グループiに関するmケース目のデータとする。
、グループiに関するmケース目のデータとする。
※ブロック908 、909 : Count([Jn
itなら次回のテストケースに設定するデータは、前回
のデータと同一でよいため、Count のカウント数
のみをプラス1する(909)。
itなら次回のテストケースに設定するデータは、前回
のデータと同一でよいため、Count のカウント数
のみをプラス1する(909)。
※ブロック908,910,911,912゜913二
Count=’[Jn i tなら、次回(Dテストケ
ースに設定するデータは前回と異なるデータとなるため
、Count を1に戻す(910)。
Count=’[Jn i tなら、次回(Dテストケ
ースに設定するデータは前回と異なるデータとなるため
、Count を1に戻す(910)。
もし、前記設定したデータ0口がグループ1のデータの
最後のデータ、すなわちj=N(i)であれば、次回の
データは先頭のデータに戻す必要があるため、jを1に
設定する(911゜912)。もし、前回設定したデー
タがグループiの最後のデータでなければ(j<N(j
))、jに1を加える(911.913)。
最後のデータ、すなわちj=N(i)であれば、次回の
データは先頭のデータに戻す必要があるため、jを1に
設定する(911゜912)。もし、前回設定したデー
タがグループiの最後のデータでなければ(j<N(j
))、jに1を加える(911.913)。
※ブロック914ニゲループiのデータに関し、全ケー
ス設定したか否かを判定する。
ス設定したか否かを判定する。
※ブロック915,916.917:ここでは、同一の
データを連続して並べる数[Jnitの変更を行う。
データを連続して並べる数[Jnitの変更を行う。
※ブロック918:全てのグループに関し、処理終了し
たか否かをチェックする。
たか否かをチェックする。
さて、テストケース作成部62が作成したテストケース
を制御論理コントローラ63に設定すると、制御論理コ
ントローラ63は、ルール格納テーブル64内のルール
とテストケースで設定された設備現況とのマツチングを
行う。そして、マツチングするルールがあれば、その結
論である制御指令と、その制御指令に至るに使用したデ
ータ内容を出力する。
を制御論理コントローラ63に設定すると、制御論理コ
ントローラ63は、ルール格納テーブル64内のルール
とテストケースで設定された設備現況とのマツチングを
行う。そして、マツチングするルールがあれば、その結
論である制御指令と、その制御指令に至るに使用したデ
ータ内容を出力する。
上記制御論理コントローラ63については、前述の特願
昭58−079341 号で述べられているの+、ここ
では説明を省略する。
昭58−079341 号で述べられているの+、ここ
では説明を省略する。
制御論理コントローラ63の出力を受けて、テスト結果
編集、出力部65は、テスト結果66を出力する。その
テスト結果66をもとにして、ルール格納テーブル64
に格納されたルールの抜けや矛盾するルールが容易に見
出せるようにするため、テスト結果編集、出力部65は
、各制御指令内容ごとに、それが成立したテストケース
を出力する。テストケースで示されているデータの中で
、制御指令出力に至るに使用したデータには印(例えば
、第5図の*)を付ける。制御指令出力に至らなかった
ケースは、それをまとめて出力する。
編集、出力部65は、テスト結果66を出力する。その
テスト結果66をもとにして、ルール格納テーブル64
に格納されたルールの抜けや矛盾するルールが容易に見
出せるようにするため、テスト結果編集、出力部65は
、各制御指令内容ごとに、それが成立したテストケース
を出力する。テストケースで示されているデータの中で
、制御指令出力に至るに使用したデータには印(例えば
、第5図の*)を付ける。制御指令出力に至らなかった
ケースは、それをまとめて出力する。
このよりに構成することによシ、ユーザが条件さえ入力
すれば、必要十分なテストケースを自動作成し、ユーザ
がチェックしやすいテスト結果を出力することができる
ので、制御ルールの抜けや矛盾するルールの発見が容易
になった。
すれば、必要十分なテストケースを自動作成し、ユーザ
がチェックしやすいテスト結果を出力することができる
ので、制御ルールの抜けや矛盾するルールの発見が容易
になった。
なお、上記実施例では、制御ルールに対するテストのみ
に限定して述べたが、本発明はこれに限定されることな
く、例えば、計画ルール、設計ルール、ゲーム・教育の
ルール等にも適用できることは言うまでもない。すなわ
ち、条件と論理とからなる実行ルールを有し、与えられ
た条件が実行ルールに合致した場合にその実行ルールで
指示された実行指令を出力する方式であれば、実行の内
容は計画の立案でも、設計の計算でも何であってもかま
わない。
に限定して述べたが、本発明はこれに限定されることな
く、例えば、計画ルール、設計ルール、ゲーム・教育の
ルール等にも適用できることは言うまでもない。すなわ
ち、条件と論理とからなる実行ルールを有し、与えられ
た条件が実行ルールに合致した場合にその実行ルールで
指示された実行指令を出力する方式であれば、実行の内
容は計画の立案でも、設計の計算でも何であってもかま
わない。
以上説明したように、本発明によれば、実行ルールのテ
ストに必要かつ十分なテストケースを自動的に作成し、
そのテスト結果を得ることができ、実行規則のテストを
支援することができる。
ストに必要かつ十分なテストケースを自動的に作成し、
そのテスト結果を得ることができ、実行規則のテストを
支援することができる。
第1図は従来の条件判別実行指令出力の説明図、第2図
は本発明の適用対象の一例を示す図、第3図は@2図に
対する制御ルールの一例を示す図、第4図は第3図に示
した制御ルールの条件を示す図、第5図は第3図、第4
図におけるテスト結果の一例を示す図、第6図は本発明
の一実施5!Iを示すブロック図、第7図、第8図は本
発明の一実施例を説明するための補助図、第9図は本発
明の一実施例におけるテストケース作成のための処理フ
ローを示す図である。 61・・・現況データ入力部、62・・・テストケース
作成部、63・・・制御論理コントローラ、64・・・
ルール格納テーブル、65・・・テスト結果編集出力部
、66・・・テスト結果。 第 j 図 11 第 Z 図 第 3 図 第 4 図 一望 Z 5 薗 設 備 マ〉ン〈久ンに出し マンシ〈〈ンに肉し 参入コ/X
ア+JiL 4及1QI=IQ脣 h3> ”6矢21K(フラン 7シ7〈シン1埒X
台EMη・”4肴 マン・ I’;1.l−周一と−用」−−〈Fi蓮ゞ
畦1゛ 牡 −イ。 簀 着 升4よ二 m−ヒー ルlヱ −勺:物rくキ ゛〉Iよ〈才!ン ・ −ン − 脣 同且 マ、・ 固二 −用ち づ〉入コ゛・°アク゛’ ” ’ >a<虜さ、 −’
−+□特!、3キ qghLへ同z ri)c qr−”r;4?I’−矢 しく改ン)工〈I贅亡ン マシ、、/、インIj 口+
”fgp’、J<tx>11<t=> >7<t>1x
(q=> r7+ニオay制征、わ、 れ マン・ n
l 序11rlヒ ン4<>1!、Jき 后に 同共同
ム マ、・ ダ 〆 図 y 7 図 γ 8 図 (w) 第 9 図 第1頁の続き ■発明者高倉 修−日 か 立市大みか回天丁目2番1号 株式会社日立製作所大み
工場内
は本発明の適用対象の一例を示す図、第3図は@2図に
対する制御ルールの一例を示す図、第4図は第3図に示
した制御ルールの条件を示す図、第5図は第3図、第4
図におけるテスト結果の一例を示す図、第6図は本発明
の一実施5!Iを示すブロック図、第7図、第8図は本
発明の一実施例を説明するための補助図、第9図は本発
明の一実施例におけるテストケース作成のための処理フ
ローを示す図である。 61・・・現況データ入力部、62・・・テストケース
作成部、63・・・制御論理コントローラ、64・・・
ルール格納テーブル、65・・・テスト結果編集出力部
、66・・・テスト結果。 第 j 図 11 第 Z 図 第 3 図 第 4 図 一望 Z 5 薗 設 備 マ〉ン〈久ンに出し マンシ〈〈ンに肉し 参入コ/X
ア+JiL 4及1QI=IQ脣 h3> ”6矢21K(フラン 7シ7〈シン1埒X
台EMη・”4肴 マン・ I’;1.l−周一と−用」−−〈Fi蓮ゞ
畦1゛ 牡 −イ。 簀 着 升4よ二 m−ヒー ルlヱ −勺:物rくキ ゛〉Iよ〈才!ン ・ −ン − 脣 同且 マ、・ 固二 −用ち づ〉入コ゛・°アク゛’ ” ’ >a<虜さ、 −’
−+□特!、3キ qghLへ同z ri)c qr−”r;4?I’−矢 しく改ン)工〈I贅亡ン マシ、、/、インIj 口+
”fgp’、J<tx>11<t=> >7<t>1x
(q=> r7+ニオay制征、わ、 れ マン・ n
l 序11rlヒ ン4<>1!、Jき 后に 同共同
ム マ、・ ダ 〆 図 y 7 図 γ 8 図 (w) 第 9 図 第1頁の続き ■発明者高倉 修−日 か 立市大みか回天丁目2番1号 株式会社日立製作所大み
工場内
Claims (1)
- 1、条件と結論とからなるルールで記述された実行規則
を格納する実行規則格納部と、前記実行規則と入力され
た条件との整合を判別しその結果に基づき実行指令を出
力する条件判別実行指令出力部とを有する実行指令出力
方式において、条件と、該条件と排反関係にある条件と
から必要十分な条件の組合せ(以下テストケースと呼ぶ
)を作成し、該テストケースを前記条件判別実行指令出
力部に出力する手段と、前記テストケースに基づき前記
条件判別実行指令出力部から出力された実行指令を取込
み、当該実行指令に至ったテストケースを実行指令別に
まとめ1前記テストケースを構成する条件はその実行指
令の前提となった条件とそうでない条件とを区別可能に
出力する手段とを設けたことを特徴とする実行規則テス
ト支援方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22202483A JPS60114906A (ja) | 1983-11-28 | 1983-11-28 | 実行規則テスト支援方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22202483A JPS60114906A (ja) | 1983-11-28 | 1983-11-28 | 実行規則テスト支援方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60114906A true JPS60114906A (ja) | 1985-06-21 |
Family
ID=16775901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22202483A Pending JPS60114906A (ja) | 1983-11-28 | 1983-11-28 | 実行規則テスト支援方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114906A (ja) |
-
1983
- 1983-11-28 JP JP22202483A patent/JPS60114906A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01188951A (ja) | データフロープログラムの実行制御方式 | |
| CN108763039A (zh) | 一种业务故障模拟方法、装置及设备 | |
| JPS58147236A (ja) | ダイナミックpla | |
| JPS59214956A (ja) | デイジタル制御装置のプログラム・テスト方法 | |
| JPH0397038A (ja) | 乗算器 | |
| JPH05120055A (ja) | テストパタン発生装置 | |
| JPH0233175B2 (ja) | ||
| JPS63167971A (ja) | 演算装置 | |
| JPH03231369A (ja) | 論理回路シミユレータ | |
| JP2831763B2 (ja) | 組合せ回路の探索空間圧縮処理方式 | |
| JP2735255B2 (ja) | ハツシング処理方法 | |
| JPH07253906A (ja) | 擬似障害発生回路 | |
| JPS6160145A (ja) | 論理検証システム | |
| JPS6134640A (ja) | プログラムの検査方法 | |
| JPH01211050A (ja) | 外部メモリを有するプロセッサ | |
| JPS61165171A (ja) | マイクロコンピユ−タ | |
| JPH04181320A (ja) | マイクロプログラム制御方式 | |
| JPH1125132A (ja) | シミュレーション装置及び方法及びシミュレーションプログラムを記録した記録媒体 | |
| JPH07271767A (ja) | ベクトル演算処理装置 | |
| JPH0252265A (ja) | 論理回路のテストパターン生成装置 | |
| Qiu et al. | MG-Former: A Transformer-Based Framework for Music-Driven 3D Conducting Gesture Generation | |
| JPS63211467A (ja) | 回路構成復元方式 | |
| JPH03285436A (ja) | 非同期回路のテスト装置 | |
| JPH02294843A (ja) | 論理検証装置 | |
| JPH01189723A (ja) | マージ・ソータ |