JPS6160145A - 論理検証システム - Google Patents

論理検証システム

Info

Publication number
JPS6160145A
JPS6160145A JP59182120A JP18212084A JPS6160145A JP S6160145 A JPS6160145 A JP S6160145A JP 59182120 A JP59182120 A JP 59182120A JP 18212084 A JP18212084 A JP 18212084A JP S6160145 A JPS6160145 A JP S6160145A
Authority
JP
Japan
Prior art keywords
simulation
description
logical
fault
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59182120A
Other languages
English (en)
Inventor
Midori Yamamoto
緑 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59182120A priority Critical patent/JPS6160145A/ja
Publication of JPS6160145A publication Critical patent/JPS6160145A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理検証システムに関する。・〔従来技術〕 論理回路の機能記述と論理接続記述を用いる論理検証シ
ステムにおいて、入力となるテストパターンは従来人手
で作成するかあるいはランダムに発生させていた。そし
てこのパターンを用いて回路全体のシミュレーションを
行い、その結果を人手で比較することにより論理検証を
行っていた。
この場合、十分なテストパターンを人手で作成するには
多大な工数を必要とし、またランダムに発生させるには
多大なシミュレーションリソースを必要とした。
〔発明の目的〕
本発明の目的は、検証能力が十分で、かつ少いリソース
の論理検証システムを提供することである。
〔発・明の構成〕
本発明は論理接続記述の故障を検出するだめのパターン
を発生することにより、少いリソースでの論理検証を可
能にしている。この故障検出パターンの発生には、Ｄア
ルゴリズム、ＦＡＮ等７５を通常用いられる。また、通
常は故障検出パターン発生後、故障シミュレーションが
行われ、故障検出パターンに対する正解値が発生される
。この場合、論理接続記述に対する論理シミュレーショ
ンは不要で、機能記述の論理シミュレーション結果と前
記正解値を比較することにより同一の機能が果たせる。
すなわち、本発明の論理検証システムは、論理回路の機
能記述および該論理回路の論理接続記述を入力する手段
と、前記論理接続記述の故障を検出するパターンを発生
する手段と、前記ノくターンを前記機能記述と論理接続
記述にそれぞれ入力して論理シミュレーションを行う手
段と、前記論理シミュレーションのそれぞれの結果を比
較して差異を出力する手段とを有すことを特徴とする。
〔実施例〕
本発明の実施例について図面を参照しながら説明する。
理接続記述１機能記述をそれぞれ入力する。故障検出パ
ターン発生部２は、入力部１より論理接続記述′Ｃを入
力して故障シミュレーション用のノくターンｄを発生さ
せる。故障シミュレーション部８は故障検出パターン発
生部２からパターンｄを入カシ、故障シミュレーション
を行つ。シ４ニレージョン部４は入力部１から機能記述
ｅを入力し論理シミュレーションを行う。比較部５はシ
ミュレーション部４における論理シミュレーションの結
果でと故障シミュレーション部８における故障検出パタ
ーンの正解値ｇを入力して、両者の比較を行う。つまり
論理接続記述Ｃに対する論理シミュレーションは不要と
なり、前記ｆとｇを比較することで検証が果たせるわけ
である。そして、出力部６は比較結果りを入力してその
差異１を出力する。
〔発明の効果〕
本発明には、以上説明したように、故障検出パターンを
発生させ故障シミュレーションを行うことにより、検証
工数および検証リソースを削減できるという効果がある
。
【図面の簡単な説明】
第１図は本発明の論理検証システムの一実施例を示すブ
ロック図である。 １・・・入力部。 ２・・・故障検出パターン発生部。 ８・・・故障シミュレーション部。 ４…シミユレ一シヨン部。 ５・・・比較部。 ６・・・出力部。 特許出願人　　日本電気株式会社 第１図

Claims (1)

    【特許請求の範囲】
  1. 論理回路の機能記述および該論理回路の論理接続記述を
    入力する手段と、前記論理接続記述の故障を検出するパ
    ターンを発生する手段と、前記パターンを前記機能記述
    と論理接続記述にそれぞれ入力して論理シミュレーショ
    ンを行う手段と、前記論理シミュレーションのそれぞれ
    の結果を比較して差異を出力する手段とを有すことを特
    徴とする論理検証システム。
JP59182120A 1984-08-31 1984-08-31 論理検証システム Pending JPS6160145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59182120A JPS6160145A (ja) 1984-08-31 1984-08-31 論理検証システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59182120A JPS6160145A (ja) 1984-08-31 1984-08-31 論理検証システム

Publications (1)

Publication Number Publication Date
JPS6160145A true JPS6160145A (ja) 1986-03-27

Family

ID=16112677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182120A Pending JPS6160145A (ja) 1984-08-31 1984-08-31 論理検証システム

Country Status (1)

Country Link
JP (1) JPS6160145A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146421U (ja) * 1989-05-16 1990-12-12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146421U (ja) * 1989-05-16 1990-12-12

Similar Documents

Publication Publication Date Title
US20050038640A1 (en) Method and apparatus for automatically testing the design of a simulated integrated circuit
JP2939571B2 (ja) 機能テストプログラム生成システム
CN111898165A (zh) Pdm系统中技术参数变更溯源方法及系统
JP2811182B2 (ja) 電力系統知識ベースの検証装置
JP2972558B2 (ja) 論理回路の故障シミュレーション方法
JPS63140969A (ja) 試験容易化方式
JPH06208601A (ja) 論理検証方式
JPS58147236A (ja) ダイナミックｐｌａ
JPS61240173A (ja) 検査入力自動生成システム
JPH05142306A (ja) テストパタン生成方式
JP2785443B2 (ja) 並列回路シミュレーション装置
JPH01292579A (ja) 論理検証方式
JPS6375576A (ja) 集積回路の故障検出装置
JPS6395579A (ja) デジタル回路の論理シミユレ−シヨン方式
JPH04370775A (ja) Ｌｓｉ試験システム
JPH01126825A (ja) ボーティング装置
JPS63103985A (ja) 集積回路素子検査装置
JPH06139302A (ja) 論理検証方式
JPH01217277A (ja) テストパタン作成方式
JPH04153776A (ja) 論理回路検証方式
JPS58148977A (ja) 論理回路試験方式
JPH01217647A (ja) 故障シミュレーション方式
JPH0477970A (ja) レイアウト検証装置
CN106960072A (zh) 数字组合逻辑电路输出发生线“或”短接故障的检测方法
JPH05282398A (ja) 論理回路の階層復元方式