JPS6011904A - ２値信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■技術分野 本発明はマイクロコンピュータ等を用い、予め設定され
た動作プログラム、および２値レベルの入出力情報に応
じた動作をする制御装置に関し、特に、入出力２値レベ
ルの処理に関する。

■従来技術 一般に、マイクロコンピュータ等を用いたデジタル制御
システムでは、所定の入力ポートに接続されたセンサ、
スイッチ等の機器から２値データ（高レベルＨと低レベ
ルＬ）を入力し、その結果に応じてプログラムにより予
め定られた処理を行ない、その結果に応じて、出力ポー
トに接続された機器に所定の２値データ（Ｈ又はＬ）を
出力して、機器の制御を行なう。

この場合の入力情報に応じた処理内容および処理結果に
応じた出力制御情報は、予めプログラムに組み込む必要
がある。たとえば、所定の入力ポートＰαに接続された
センサαが物体を検出したら所定の出力ポートＰβに接
続されたモータβを駆動するというような場合、入力ポ
ートのレベルに対応する２値比較情報をプログラム中に
置いて、たとえば入力ポートＰαが１　（この例ではセ
ンサが物体検出）であると処理Ａに進み、それが０（こ
の例ではセンサが物体非検出）であると処理Ｂに進むよ
うにし、処理Ａでは出力ポートＰβに１　（この例では
モータ付勢）を出力し、処理Ｂでは出力ポートＰβに０
（この例ではモータ消勢）を出力するようにプログラム
を作成する。

ところが、装置を設計する段階等で、入力端に接続され
るセンサおよび入力インターフェース回路や出力端に接
続される機器および出力インターフェース回路のオン／
オフレベルと、入出力ボート（７）Ｉｌｏ　（Ｈ／Ｌ）
レベルとの関係が定まっていない場合には、上記のよう
な入出力関係のプログラムを作成できない。

また装置の設計変更を行なう場合に同様なオン／オフレ
ベルと入出力ボートレベルとの対応の変更があると、プ
ログラムの一部を修正したり、あるいはプログラムを変
更できない場合（マスクＲＯＭ等にプログラムを書き込
んである場合）にはインターフェース回路にインバータ
を追加するような回路変更を行なわなければならない。

更に、プログラムを作成する場合、プログラムのデバッ
グをする場合、あるいはプログラムを修正する場合、プ
ログラマは、入力ポートおよび出力ホー１−の各ビット
のＩｌｏとオン／オフとの対応を表等を参照して確認し
なければならず、時間がかかり、しかも誤りが生じ易い
。

■目的 本発明は、個々の装置のハードウェアに関係なくマイク
ロコンピュータ等の入出力に接続される機器の動作を把
握できるようにして、ハードウェアの仕様が定まらない
場合でもプログラムの作成を可能にすることを目的とす
る。

■構成 マイクロコンピュータ等のプログラムを作る場合やその
内容をチェックする場合にハードウェアを知らないとそ
の動作状態が把握できないのは、制御プログラムで直接
入力ボートの２値状態をチェックしたり出力ポートの２
値レベルを出力したりするからである。そこで、入出力
ボートの２値レベルの各々とオン／オフ等の状態との関
連を制御プログラムとは別に用意したステータスメモリ
に記憶させ、制御プログラム側から見た入出力レベルと
入力情報又は制御状態との関係を統一すれば、プログラ
マは、ハードウェアを知らなくともプログラムの作成が
できる。

すなわち、たとえば所定の８ビツト構成の入力ポートに
８個のセンサが接続され、各ボートの状態が”１０１０
１０１０”であるときに全てのセンサがオン、”０１０
１０１０１”であるときに全てのセンサがオフとなる個
有のハードウェアがある場合に、所定の８ビツトメモリ
Ｒ１に”０１０１０１０１”というデータを格納してお
いて、入力ポートの状態を読み取った後で、そのデータ
とＲ１の内容との排他的論理和をとると、結果は、入力
データが”１０１０１０１０であるときに全ピッ１−　
ＩＩ　Ｉ　ＩＩ、入力データが”０１０１０１０１”で
あるときに全ビットＩＩ　ＯＨになり、この結果をチェ
ックする場合には、いずれのビットもｎ’Ｖｒであれば
オン、＋７０　ＩＩであればオフであるから、制御プロ
グラムでは、どのポー１−に接続された機器の状態をチ
ェックする場合でも、オンかどうかをチェックする場合
には対応するビットがｔｐ　Ｉ　ＩＩかどうか、その逆
の場合には′０″かどうかをチェックすればよく、ハー
ドウェアの構造に関係なくプログラムを作成しうる。

以下、図面を参照して本発明の詳細な説明する。

第１図に、本発明を実施する一形式の制御装置の構成を
示す。ここで用いているマイクロコンピュータＣＰＵは
、８ビツト構成の入力ポート２つと８ビツト構成の出力
ポート１つを備えている。入力ポート（１）および（２
）の各ビットには、それぞれ物体検出用のフォトセンサ
を接続しである。

図に示すように、入力ポート（１）に接続したフォトセ
ンサＳＡＩ、ＳＡ２．ＳＢＩ、ＳＢ２．ＳＢ３、ＳＢ４
．ＳＢ５およびＳＢ６は透過型であり、入力ポート（２
）に接続したフォトセンサＳＣＩ。

ＳＣ２，ＳＣ３，ＳＤＩ、ＳＯ２，ＳＯ３，ＳＯ４およ
びＳｎ２は反射型である。

各々のフォトセンサに着目すると、ボート（１）のピッ
１〜Ｏおよびピッ１−４に接続したＡグループのフォト
センサ（ＳＡＩ参照）は、フォトトランジスタのエミッ
タ側に接続した抵抗器から出力信号を取り出しであるの
で、物体を検出しないときフォト１−ランジスタがオン
して出力レベルがＨとなり、物体を検出すると遮光され
るのでフォトトランジスタがオフして出力レベルがＬに
なる。またボーｌ１ｌ）の他のビットに接続したＢグル
ープのフカ１−センザ（ＳＢＩ参照）は、フォトトラン
ジスタのコレクタに接続した抵抗器から出力信号を取り
出しであるので、物体を検出しないときは出力信号レベ
ルがり、物体を検出すると出力信号レベルがＨになる。

ボート（２）のビット０．ビット３およびビット７に接
続したＣグループのフォトセンサ（ＳＣＩ参照）は、フ
ォトトランジスタのエミッタに接続した抵抗器から出力
信号を取り出しであるので、物体を検出しない場合には
、反射光が届かずフォトトランジスタがオフし出力レベ
ルがＬとなり、物体を検出すると反射光がフォトトラン
ジスタに達してこれがオンし、出力レベルがＨになる。

またポーｈ（２）の他のピッ１−に接続したＤグループ
のフォトセンサ（ＳＤＩ参照）は、フォトトランジスタ
のコレクタに接続した抵抗器から出力信号を取り出して
いるので、物体を検出しない場合にはフォトトランジス
タがオフして出力レベルがＨとなり、物体を検出すると
フォ１−１ヘランジスタがオンして出力レベルがＬにな
る。

マイクロコンピュータＣＰＵの８ビツト出力ボートの各
々のビットには、夫々ドライバＤＶｎ（ｎ＝１〜８）を
介してソレノイドＳＬｎを接続し、各々のソレノイドＳ
Ｌｎの他端に電源ラインｖｂを接続しである。したがっ
て、この例では出力ポートの各々のビットにＬを出力す
るとソレノイドが消勢され、各々のビットにＨを出力す
るとソレノイドが付勢される。

第２ａ図にマイクロコンピュータＣＰＨの動作フローの
一部を示し、第２ｂ図にＣＰＵのメモリマツプを示す。

まず第２ｂ図を参照すると、メモリアドレス０〜ａまで
の領域にＣＰＵの動作プログラムを配置し、ａ　＋１〜
ｂの領域に入力レベルステータステーブルを配置し、ｂ
　＋１−　ｃの領域にデータバッファを配置し、ｃ十゛
１〜ｄの領域にワークエリアを配置しである。簡単に説
明すると、データバッファは入力された情報を一時的に
格納する読み書きメモリであり、ワークエリアは処理中
の入力情報および処理後の情報を一時的に格納する読み
書きメモリである。

入力レベルステータステーブルは、読み出し専用メモリ
であり、この領域には予め入力ポート（１）および（２
）に接続されたハードウェアに応じた情報が格納されて
いる。すなわち、再び第１図を参照すると、入カポ−１
−（１）では各ビット７゜６ｔ　ｓ、４，３，２および
Ｉに接続されるセンサが物体を検出するときの出力レベ
ルが、それぞれＨ，Ｈ，Ｈ，Ｌ、Ｈ，Ｈ，ＨおよびＬで
あり、入力ポート（２）では各ピッＩ−７，６，５，４
，３゜２および１に接続されるセンサが物体を検出する
ときの出力レベルが、それぞれＴ−］、Ｌ、Ｌ、、Ｌ。

Ｈ，Ｌ、Ｌおよび１１であるので、高レベルＨは論理Ｉ
Ｉ　Ｉ　ＩＩ低低レベル線論理ＨＯ＋８にそれぞれ対応
するから、これらに対応するように、アドレスａ」−１
の各ビットに１．１，１，０，１，１．１および０（す
なわち１６進表示でＥＥ）を格納し、アドレスａ　＋　
２の各ビットに１．０，０．Ｏ，ｌ、０゜０および１　
（すなわち１６進表示で８９）ｋ格納しである。

第２ａ図を参照すると、データ入力サブルーチンでは、
まず入力ポート（１）からデータを入力し、入力したデ
ータとアドレスａ＋１（ボート（１）用の入力レベルス
テータステーブル）のデ−タ（ＥＥＨ）との排他的論理
和を演算し、その結果の各ビットの補数を演算して結果
をデータバッファの所定アドレスに格納する。次いで、
同様に入力ポート（２）からデータを入力し、入力した
データとアドレスａ　＋２のデータ（８９Ｈ）との排他
的論理和を演算し、その結果の各ビットの補数を演算し
て結果をデータバッファの所定アドレスに格納する。

たとえば、フォトセンサＳＡＩ、ＳＡ２およびＳＢ１〜
ＳＢ６が全て物体を検出しない状態にあるときボー１−
（１）からデータを入力すると、その時のデータ構成は
０，０，０，１．Ｏ，０，０，１となるので、ステータ
ステーブルの１．１，１，０，１゜１．１，０との排他
的論理和をとると、結果は１゜１．１，１，１，１，１
，１となり、更に各ビットの補数をとるとｏ、ｏ、ｏ、
ｏ、ｏ、ｏ、ｏ、ｏとなる。またフォトセンサＳ’ＡＩ
、ＳＡ２およびＳＢＩ〜Ｓ８６が全て物体を検出する状
態にある時入力ポート（１）からデータを入力すると、
その時のデータ構成は１，１，１，０，１，１，１，０
であり、ステータステーブルのデータとの排他的論理和
をとって更にその各ビットの補数をとると、結果のデー
タ構成は、１，１，１，１，１，１，１．１となる。つ
まり、データバッファに格納されるデータは各々のビッ
トが＋７１　ＩＩであるとそれと対応するセンサが物体
を検出したことに対応し、ピッＩ−がｎ　Ｏｒｒである
とそれと対応するセンサが物体を検出しなかったことに
対応する。入力ポートに（２）から得たデータについて
も同様である。

サブルーチンＡでは、データバッファ（１）（入カポ−
ｈ（１）から得たデータを格納したメモ１月ノヒット０
の内容をチェックし、これが”１”（Ｈ）であればソレ
ノイドＳＬＩをオンし、そうでなければ何もしないで戻
る。サブルーチンＢでは、データバッファ（２）（入力
ポート（２）から得たデータを格納したメモ１月の内容
をチェックし、ビット０がｔ＋　ｉ　ｎであればソレノ
イドＳＬ２をオンし、そうでなければ何もしないで戻る
。サブルーチンＣでは、データバッファ（２）の内容を
チェックし、ビット６がＨＩ　Ｉ？であればソレノイド
ＳＬ６をオンし、そうでなければ何もしないで戻る。

つまり、データバッファ存在するデータビットのｌ′″
が物体検出、データビットのＮ　ＯＩＩが物体非検出に
それぞれ対応するので、ＣＰＵの動作プログラムの中で
は、物体検出かどうかを見るときにはいずれのセンサの
場合もデータビットＩＩ　Ｉ　ＩＩを真（すなわち、フ
ローチャートでは’ＩＥｓ　）として扱うことができる
。

ここで比較のため、第１図と同様の入出力機器を接続し
た従来の装置におけるマイクロコンピュータの動作を説
明する。第３図に示すように、データ入力処理では単に
入力ポート（１）および（２）からデータを入力し、そ
れぞれをデータバッファ（１）および（２）に格納する
。サブルーチンＡでは、ボーｈ（１）のビット０に接続
されたフォトセンサＳＡＩの出力がＬのときに物体検出
（真）であるので、データバッファ（１）のビット０を
１＋　０　ＩＩと比較してこれが真ならソレノイドＳＬ
Ｉをオンする。サブルーチンＢではポート（２）のビッ
ト０に接続されたフォトセンサＳＣ１の出力がＨのとき
に物体検出（真）であるので、データバッファ（２）の
ビットＯをｎ　１　＃と比較してこれが真ならソレノイ
ドＳＬ２をオンする。同様にサブルーチンＣではフォト
センサＳＤ５の出力がＬのときに物体検出（真）である
ので、データバッファ（２）のビット６を′″０″と比
較してこ、１１が真ならソレノイドＳＬ６をオンする。

したがって従来のものでは、各々のセンサの検出状態と
出力レベルおよびインターフェース回路との関係が確定
しなければ、このような動作プログラムを作成すること
はできない。しかも、動作プログラム作成の際には、各
々のセンサの検出状態と各々のボー１−のレベルとの関
係を記載した表を参照しなければならないので、動作プ
ログラムの開発に時間がかかる。またこれは、動作プロ
グラムの確認、修正（デバッグ）、設計変更の際等でも
同様であり、プログラム作成、修正のうえで大きな損失
が生ずるのは明らかである。

前述した実施例のように構成すれば、真を′″１″、偽
をＩＩ　ＯＮとして扱うので、ハードウェアの仕様が未
定であってもプログラムを作成できるし、真と偽の値が
統一されているのでプログラムの確認。

修正、設計変更等が非常に楽になる。

第４図に、本発明のもう１つの実施例の構成を示す。第
４図を参照して説明する。この例ではマイクロコンピュ
ータユニットＣＰＵは、コンピュータ本体ＭＰＵとその
入力ポートに接続されたインターフェース回路でなって
いる。ＣＰＵの入力ポートおよび出力ボートに接続され
た回路の構成は、第１図の実施例と同一である。

ＭＰＵの入力ポートに接続したインターフェース回路に
ついて説明すると、この回路は排他的論理和ゲートＥＸ
Ｉ　ａ＝ＥＸ１　ｈ、ＥＸ２ａ−ＥＸ２）１．プルアッ
プ用の抵抗アレイＡＲＩ、ＡＲ２および８ビツトＤ　Ｉ
　Ｐ　（Ｄｕａｌ　Ｉｎ１ｉｎｅ　Ｐａｃｋａｇｅ）ス
イッチＤＳＩ、ＤＳ２でなっている。各ゲートＥＸＩａ
”ＥＸ　１　ｈ　、　ＥＸ　２　ａ”ＥＸ　２　ｈの一
方の入力端子が、マイクロコンピュータＣＰＵの入力ポ
ートとして外部に引き出され、他方の入力端子にそれぞ
れ抵抗アレイＡＲＩ、ＡＲ２およびＤＩＰスイッチＤＳ
Ｌ、ＤＳ２の１ピツ１へが接続されている。ＤＩＰスイ
ッチＤＳＬ、ＤＳ２の接点の他端は、それぞれ接地され
ている。したがって、ＤＩＰスイッチＤＳＬ、ＤＳ２の
所定のビットをオンにすると、そこに接続された排他的
論理和ゲー１−の入力端がＬになり、スイッチの所定ビ
ットをオフにすればそのレベルはトＩになる。

つまり、ＤＩＰスイッチＤＳＬ、ＤＳ２の設定（オン／
オフ）を、それぞれ第２ｂ図に示す入力レベルステータ
ステーブルの内容ＥＥ）ｌおよび８９Ｈと等しくすれば
、第２ａ図に示すデータ入力サブルーチンの入力データ
と入力レベルステータステーブルの値との排他的論理和
を演算する処理はハードウェアで自動的に行なわれるこ
とになり、第４図に示すＭＰＵはこの処理を行なう必要
がなり１゜ なお上記実施例においては、入力データとステータステ
ーブルの値との排他的論理和をとり、その結果を各ビッ
ト毎に補数をとってそれをデータバッファに格納するよ
うにしたが、予め入力レベルステータステーブルに格納
する値を第２ｂ図の値の補数（ボート（１）の場合には
１１Ｈ，ボート（２）の場合には７６Ｈ）にしておけば
、排他的論理和の各ビットの補数（１なら０．０なら１
）を演算する必要はない。またそのようにしない場合で
も、ＨＯ＃が真、１１″が偽に統一されるので、必ずし
も補数を演算しなくてもよい。

第１図に示す実施例では、ＣＰＵに備わったメモリ中に
入力レベルステータステーブルを配置したが、第４図の
実施例と同様のＤＩＰスイッチをＣＰＵの外部に（所定
の入力ポートを介して）接続してもよい。但しその場合
には多数の入力ポートを必要とする。

また上記実施例では入カポ−１〜にセンサを接続する場
合について説明したが、スイッチ等を入力ポートに接続
する場合でも同様である。更に、実施例では出力ボート
についてはその２値レベルとそこに接続される機器のオ
ン／オフレベルをハードウェアで統一しであるが、この
レベルが統一されていない場合に、実施例の入力ポート
の場合と同様に出力ステータステーブルを設けて出力制
御することにより、動作プログラムから見た出力レベル
と機器のオン／オフレベルとの対応を統一しうる。

■効果 以上のとおり１本発明によれば特にコンピュータの入力
ポートに接続される機器の仕様が確定しない場合でもプ
ログラムの作成ができ、プログラムの確認、修正等も楽
になる。

【図面の簡単な説明】

第１図は本発明を実施する一形式の２短信号処理装置を
示すブロック図である。 第２ａ図は第１図の装置の動作の一部を示すフローチャ
ートである。 第２ｂ図は第１図のマイクロコンピュータＣＰＵのメモ
リデータ構成を示すメモリマツプである。 第３図は従来例を示すフローチャートである。 第４図は本発明の他の一実施例を示すブロック図である
。 ｃｐｕ　：マイクロコンピュータ（２値情報処理装置）
ＭＰＵ　：コンピュータ本体 ＳＡＩ、ＳＡ２．ＳＢＩ〜ＳＢ６．ＳＣＩ、ＳＣ２゜Ｓ
Ｃ３，ＳＤＩ〜ＳＤ５　：フォトセンサ（入力機器）Ｓ
ＬＩ、ＳＬ８：ソレノイド（出力機器）ＤＶＩ、ＤＶ２
：ドライバ ＡＲＩ、ＡＲ２：抵抗アレイ ＤＳ　１．ＤＳ２　：　ＤＩ　Ｐスイッチ（ステータス
メモリ）

Claims (3)

【特許請求の範囲】
1. （１）予め所定のメモリに格納したプログラムデータに
   応じて動作する２値情報処理装置、および２値情報処理
   装置の入力ポートおよび出力ポートに少なくとも１つず
   つ接続された入力機器および出力機器を備える装置にお
   いて； 入力ポートの各々の２値状態とそのボートに接続される
   機器のオン／オフ状態との関係に応じた２値データを予
   め格納したステータスメモリを備え、入力ポートの２値
   状態データを読み取り、そのデータと前記ステータスメ
   モリのデータと登参照し、その結果に応じた処理を行な
   う、２短信号処理方式。
2. （２）入力ポートの状態を読み取り、そのデータと前記
   ステータスメモリのデータとの各ビット毎の排他的論理
   和もしくはその補数を得て、そのデータに応じた処理を
   行なう、前記特許請求の範囲第（１）項記載の２短信号
   処理方式。
3. （３）ステータスメモリは、前記２値情報処理装置の所
   定のアドレス指定により選択される半導体メモリである
   。前記特許請求の範囲第（１）項又は第（２）項記載の
   ２短信号処理方式。