JPS60120680A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はデータ処理システムに関し、特に夫々同期用デ
ータ、メモリへの誓込み用アドレスデータ及び情報デー
タを含む複数のデータブロックを伝送後、少なくとも一
部をメモリに薯込むためのデータ処理システムに関する
。　′ 〈従来技術の説明〉 一般にこの腫のデータ処理システムに於いては。

伝送後１例えば記録再生が行われた後、符号誤りの補正
や情報データの配列等の処理を行う必要があるため、伝
送されたデータを再びＲＡＭ（ランダムアクセスメモリ
）等のメモリに一旦香込まなければならない。その際デ
ータの計込み位置については全てその前につけ加えらｉ
Ｌでいるアドレスデータに従ってメモリの１ツ「定の位
置に６込１れなければならない。

どころかアドレスデータについてもイ青報データと同様
に伝送されるのであるから、ドロップアウト、シック、
符号量干渉等の原因で符号誤りを生じるＥｉＪ能性があ
る。従って伝送きれたアドレスデータに応じて；；ζに
情報データのメモリへの書込みす二行うことはがなりの
危険性を伴り。

そこでこのアドレスデータと同時しこ各データブロック
中の同期用データをカウントすることによってアドレス
データと同様のデータを作り出ター。

所謂内部アドレスカウンタを用いてメモリへの註込み位
置全制御する方法もある。し７ハしアト１／スカウンタ
も、伝送された同期用データをカウントするものである
から、同期用データの欠損やＲ４（ｆ、音等によってカ
ウント値が狂っ−ＣＬ−ｊ−う危険性かを）る。特にこ
の場合には一度カウントミス忙犯すとそれ以降に伝送さ
ｉｔでくるデータが全て無効になってしまうという危険
性を伴っている。

〈発明の目的〉 本発明は上述の如き欠点に鑑み、メモリへの、１）込み
位置を極めて正確に制御することのできるデータ処理シ
ステムを提供することを目的とう゛る。

〈実施例にＪ：る説明〉 以下１本発明のデータ処理システムをビデオテープレコ
ーダ（ＶＴＲ）に於けるディジタルオーディオ４９号の
記録再生系に適用した実施例を用いて詳細に説明する。

第１図は本発明の実施例となるＶＴＲのテープ走行系を
示す概略図である。第１図に於いて１は回転ドラム。

２．３は夫々回転ヘッド、４は磁気テープ、５．６．　
７．８は夫々テープ４をカセツト１０より引出してドラ
ム１に巻装するための移動ガイドポスト、１１．１２は
ガイドボストである。図示の如くドラム１上に１８０°
の位相を持って配置１モ１されたヘッド２．３は夫々９
図中点Ａから点Ｂに移動中にディジタルオーディオ信号
を１点Ｂから点Ｃに移動中にはビデオ信号を、テープ４
上にヘリカルトラックを形成しつつ記録する。

第２図は第１図のＶＴＲによるテープ４上の記録フォー
マットを示す図である。第２図に示している１３はｌフ
ィールド分のビデオ信号が記録される領域、１４はｌフ
ィールド期間外のディジタルオーディオ信号が記録され
る領域である。領域１４に記録されるディジタルオーデ
ィオ信号は例えばサンプリングしたオーディオ信号′ｆ
：ＰＣＭ化し。

更に時間軸圧縮してＦＭ変調記録したものとする。

次にこのディジタルオーディオ信号のデータフォーマッ
トの一例を第３図を用いて説明する。　第３図に示すフ
ォーマントはｌフィールド期間外のオーディオ信号であ
り、サンプリング周波数はフィールド周波数をｆｖとし
た時４８０ｆｖとする。。

第３図に於いてｂｏ〜ｂ１．１９は夫々ｆ−タブロック
を示す。またＡＵ〜Ａ　ｌ　ｌ　！Ｊ　＆、Ｉ：夫々ア
ドレス指定用データワード、ＱＯ〜Ｑ、１．１９及びＥ
）０〜Ｐ１１９ｔ、↓夫々誤す訂正用パリティワード、
ｒ、、ｏ〜Ｌ　４７９はＬチャンネルのオーディオ信−
号のデーｌワード。

Ｒ（１″−Ｒ４７９は■尤テ、ヤンネルσノッーディオ
イに号のデータワードである。各データブロックにはｔ
ｌの部分の同ｊす１用データ、アドレス指定用デ　ｌワ
ード、８ワードのオーディオ係号データ、２ワードの誤
り訂正用データ、及びｔｌ；うのＣＲＣＣ（Ｃｙｃｌ　
ｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｃｃｌｃ　Ｃｏｔｌ
ｅ　）が含１ノ′１でいる。尚９例えばｔｌｉｄ：：う
ビｙト、ｔ２〜ｔｉｚｉ、を人々８ピツト、ｔ＋３＋は
１６ビノトで構成する。−ヒ述ノハリティワードの形成
は周知のクロスインターリーブ法も用いており、もちろ
ん１ンｌ示の妬き所ｍｌ′ノードインターリーブも用い
らノ１．ている。

上述の９＋Ｊ　＠フォーマットＶＣよリイ↓ｔられたデ
ータマトリクスは、夫々アドレスデータ及び同期用デー
タを有するデータブロックの単位で第４図に示ず々ＩＪ
＜順次伝送される。そして１つのデータマトリクスが領
域１４に納丑る如く記録されていく。

つ苔りｂｏの３ピントの同期用データに続いてＡ（１，
ＱＯ，ＬＯ，Ｌ６０．　Ｌｉ２Ｏ，Ｌｉ２Ｏ，）’０．
　Ｌ２４０゜Ｌ３（１０，Ｌ３６０．　Ｌ４２０．　ｂ
ＯのＣＢ、ＣＣ，ｂｌの同期用データ；　Ａ１．Ｑｌ、
ＲＯ，Ｒ６０・・・・・・という共食にＬｉ１Ｏの（、
ＲＣＣ壕で記録される。

次にこれを再生する場合にはＣＲＣＣによって各データ
ブロックに於ける誤りを検出したのちに。

パリティワードを用いてマトリクス全体を通じて検索を
行う必要がある。そのため再びこれらを一旦ＲＡ　Ｍ　
寺のメモリに入れてから処理を行わねばならない。その
際１０ワードのデータは全てその直前につけ加えられて
いるアドレスデータに従ってＩえＡＭに、Ｊト込まれる
。

第５図はこうしてｄ込−１’ｎだＲＡＭ上の様子を示す
図である。上述した各データブロックの１０ワードデー
タは各アドレスＡＯ〜Ａ１１９に対応するＲＡＭ上の領
域に記録はれる。またこの後各ブロックに対しＩＳする
第５図のＩｉ’ｒａｇに示す部分にば１０ワードデータ
の各ワードに対応した誤り検索結果のデータか叶込丑れ
る。このデータ（フラッグデータ）　（＝−１＋、　−
１０ワードの各ワードの正誤を’ｏｌｔたはｌ　Ｊ、　
ｌで、７込むものとする。１ＪＩＪらＦ　ｒ　ａ　ｇ部
分は最低ｌＯビット（例えば２バイト＝　１　（ｉビッ
ト）あれば良い。

こうして１フィールド期間分のオーディオ信号に対応す
るデータがｌｔＡＭ上に藉込゛まｉするのであるが、こ
の前にＣＲＣＣにより各データブロック毎にデータ誤り
が検出されている。この時ｃｆ七ｃｃによって１つのデ
ータブロックに誤りが検出された時には１０ワードデー
タもしくは″アドレスデータのどこかに誤りが生じてい
ることにｌる。っ捷りアドレスデータが誤りを牛じてい
ることが考えられる。）従ってこの場合にＩｄ　＋ｍ述
した様にアドレスデータにＲＡＭＫ書込む場合にＶよ太
さな危険性を伴う。つ１リアドレスデータが誤っている
とそのブロックのデータが無効になるだけでなく全ての
データについての誤り検出に対しても、悪影響が生じる
。

第６図は本発明の実施例としてのＶＴＲの再生データ処
理系を示すブロック図である。第６図に於いて２１は、
へｙド２，３により再生さ九、　ＦＭ復調されたデータ
が入力される端子である。この時のデータの入力形態は
第４凶に示す様な形態である。この入力データはＣＲＣ
Ｃナエック回路２２゜同期信号検出回路２３．データセ
パレータ２５へ供給さ４１１回路２２ではｖＩ■述した
Ｃ　ＲＣＣが２回路２３では同期用データが、セパレー
タ２５ではアドレスデーｌと１０ワードデータが夫々分
離される。

同期信号検出回路２３で検出された同期用データをノ（
１）１準にデータセパレータ２５は動作する。一方この
検出された同期用データは内部カウンタ２４へ（Ｊｌａ
れ、！カウンタ２４でこの同期用データをカウントする
ことによって現在入力されているデータブロックの書込
１れるべきアドレスを知ることができる。

データセパレータ２５の出刃はアドレス抜取回路２６に
供給式）１．、、該回路２６　ｉ’Ｃで１トレスデ一タ
カ分１４（ｋ　Ｊ　ｔＬ　Ｚｌ。こうしてイ（ｌら第１
たアドレスデータと１１１１述のカウンタ２４より出力
さ〕するアドレス値とは比較回路２７に供給さハ、、（
ｊｌ、ら２つのデータのイ直が一致しでいるがど９がが
゛団別さ第１．る。

この判別出力は制ｊ１１１回路２８に１１給さ）１．る
。１グヒ制御回路２８にはＣＩえｃｃｆＬツク回路２２
より得られた各データブロックの１県り検出出力が倶、
Ｉ’；３８れている。ｉｉｉ制御回路２８はこれら２つ
の情報音もとにデータセレクタ２９及びロード制御回路
３１を制御する。

データセレクタ２９）よ制御回路２Ｂの出力に基いてＲ
Ａ、Ｍ２Ｏへの１０ワードデータのｊ）込みアト−レス
２１：　、　ｌノＵ部カウンタ２４の出力に比、して決
シピするかアト１／ス抜取回路２６で抜取られたアドレ
スデータに応じて決足する刀”ｋ選択する。今。

ＣＲＣＣの“チェック出刃がｌ’　、１Ｅ−Ｊに対応す
る出力であノＬはアドレス抜取回路２６で抜取らノｔた
アドレスデータには誤りが発生していないので、セレク
タ２９のＡ端子を介したアドレスデータを用いてｔ（Ａ
　Ｍ３０へのデータのｉ込みを行う。但し、このアドレ
スデータと内部カウンタ２４の出力とが一致している時
にはどちらを用いてもよい。

ところで、今ＣＲＣＣのチェック出力が「正」に対応１
−る出力であり、かつ比較回路２７によりアドレス抜取
回路２６で抜取られたアドレスデータと内部カウンタ２
４の出力とが一致していないと判別さ）１．た時のこと
を考えてみよう。この時伝送さノｔだアドレスデータに
は符号誤りは発生していないので、内８１（カウンタ２
４が同期用データをカウントし打１つだか、雑音をカウ
ントしたということになる。ところが内部カウンタ２４
は一度カウント値が狂うと−ｆ：れ以降のカウント値は
全て狂ってし１つ危険性が極めて大きい。

そこでこの場合にシェアドレス抜取回路２６で抜取ら７
したアドレスデータ葡セレクタ２９のＡ端子及びロード
制御回路３１のＣ端子を介して内部カウンタ２４に供給
してやり、この伝送後のアドレスデータに内部カウンタ
２４の出力とを一致させてやる。この様に−ｒることＣ
′こまって内部カウンタ２４の出力によめアドレス値（
は再び’ｋｆ頼でさる値となる。

竺で一力、ＣＩ七ＣＣのナエノク出カが「市ｉ」に対応
する出力であればアドレス抜取回路２６で抜取らｔ′１
−たアドレスデータを用い／：）と危険ｃあるため。

内部カウンタ２４の出カオ用いる（−とがシイＪ、えし
い。

特にこの時比較回路２７にて、γトレス払取回１１各よ
り抜取られたアドレスデータと内部カウンタ２４の出力
とが一致していないと判別した時には。

アドレスデータＶこ誤りを生じてぃ４）白■能性が極め
て高いので、白和きカウンタ２４の出力をセレクタ２９
０Ｂ端子を介してＲ，ＡＭ３（ブー＼□ＩＪＩ’　、Ｋ
Ｆ　ｆ、て１・Ｆ込みアドレスの制御を行う１．但しこ
の場合にも、抜取られたアドレスデータと内部カウンタ
２４の出力とが一致している時ＶＣはどちらを用いても
良い１、この時は抜取ら）７たアドレスデータと内ｔ１
４Ｘカウンタ２４の出力が両方共誤りのないものと考え
るのが自然である。

この様にアドレスデータに符号誤りの可能性がある時に
も、前述の如く内部アドレスカウンタ２・１ノ出力が常
に信頼できる値であるので。

１℃ＡＭ３０への訃込みアドレスは常に信頼でさるもの
となる。

第７図ｒｊ第６図に示ｆ　ｆｔｌｌＪ個回路２８の構成
の一例を示す図である。第７図に於いて４１はＣＲＣＣ
チェック回路２２よりの出力が供給される端子で。

伝送されているデータブロックに符号誤りがある時ハイ
レベルの信号が入力さＪ′しる。４２は比較回路２７の
出力が供給される端子で、内部カウンタ２４の出力とア
ドレス抜取回路２６より得たアドレスデータとが不一致
の時ハイレベルの信号が入力さＩｌ−る。４３はデータ
セレクタ２９の？Ｉ？ｌＩ　ｍｕ端子へ供給される信号
の出力端子であり、出力信号がローレベルの時データセ
レクタ２９けＡ端子を介してアドレス抜取回路２６より
得たアドレスデータを選択し、ハイレベルの噛内部カウ
ンダ２４の出力全選択する。４４はロード制御回路３１
０制Ｍｉｌ　Ｑｍ子に供給される信号の出力端子であり
、出力信号がハイレベルの時にのみロード制御回路３１
のセレクタ２９よりの゛ｆドレスデータｉ、、　Ｃ端子
を介して内部カウンタに供＋＋ｉＦ’ｔ　ａ　１する。

４５ｔユインバータ、４６はアンドゲートである。従っ
てデータセレクタ２９はＣＲＣＣナエノク回１烙２２の
出力に依存してｊｕｔ作１７．データブロックに４１号
誤りのある時に６内部カウンタ２４の出力り、ム゛い１
１、ｐ　ＩＩＣｉｔ低伝送れたγドｌ／スデークを選択
ｒる。一方、ロードｔｉｉ制御回路：３】けＣＩＬＣＣ
チェック回路の出力がローレベルでかつ比較回路２７の
出力かハイレベルの時のみセ；／クタ２９よりのアドレ
スデータ金内部カウンタ２４に供ａ；含−ずゐ。−＝ノ
ブ・すｆ−グクロノクに符は誤りがなく、かつ比転回＋
１ｉｉｓ　２７　ｆ′こよる１１１１１／ｌり（１）比
１１反が不−１にの時の・す・、内↑′小ノｌウンタ２
４の出力を伝送さ八だアドレスデー１１．（ン一致ン＼
ぜ２．）如＜　ｆｉｉｌｌ＜。。

こうしてセレクタ２０で選択出力もハ１こアドレス値に
応じてｌえＡＭ３０−＼の鼾込みアドレスを決定してや
ることによって、従来のシステムに於ける伝送され、た
アドレスデータのみを用いてＲＡ　Ｍ２Ｏへの悟込みア
ドレスを決定ｊ°る騙２合や内１ｊｌｉ　−／Ｊウンタ
の出力のみを用いてこね、を夾雑−ｒる場合に生Ｉ〕る
欠点全互いに補うことができ、ＲＡＭ等のメモリへの、
−１）込み位ｊ′を極めて正確に決定してやることがで
きる。

〜また内部カウンタ２４がカウントεス會犯すとすぐに
これを補正するＣとがＩＪｆ能になった。

このようにしてＲＡＩＶｆｆ３０に格納さ力、た１０ワ
ードデータＩｒＪ’、　ｔｊｉＪ述の如くノ々リテイワ
ードによるブラックデータを伺加嘔れ、更に誤り補正が
なされたイ冷１時間軸伸長して再生オーディ第１８号と
して出力さｔ■、ることにな。。

尚＋１ｄりの実施１シ１１に於いて、ＲＡＭの訃込みア
ト。

レスｆｉ１１制御は１６に内＠ＩＳカウンタの出力に１
“６じて行い。

ＣＩｔ　ＣＣチェック回路２２により伝送されている一
データブロックに符刊誤りがなく、刀・つ比較回路に、
【る前述の比較が不一致の時のみ内部カウンタの出力デ
ータを伝送されたアドレスデータに一致させかつＲＡ　
Ｍの搭込みアドレス制御に伝送されたアドレスデータを
用いる様に構成しても同様の効果が得らｉする。

また、上述の実施例はＶ’１１’　ｆもＶこ於い−Ｃ１
）ＣＭ録音イ１Ｊ牛さノ１−るオーディオイー→う全ｆ
りｌにとっているが。

同期用データ、７′ドレスデータ及び１′１１報データ
を含むデータブロックを複数伝送゛」−る場合には／１
＼発明を適用するＣとによって１１・目ｌＩｋの効果が
イモ）らノ’Ｌることはちうま−て゛もない、。

く効果の説明〉 以上、実施例を用いて説明しｆ４．様に本ｙＪ’ｌＢ明
のデータ処理システムによノ９．ば、・」イ・授に応じ
−Ｃ伝ノ因塾ノ］−たデータブロック中のアドレスデー
タ（ｔ←す゛トレスカウンタの串カデークを−・改いぜ
ること（ＩＣよって、アドレスカウンクの出力音′Ｉδ
にＩｔ’、ｒ　：＋：ｒｉできるものとし、その結果メ
モリへσ）、５１込、ノｈブトｌ／　７．４・・極めて
正確に決定してやるＣとができろｎ　（Ｊ（ｉ　つ−こ
−１−込みアドレスのεスによるデータのｐ、１ｊｌｊ
効化り（、祠Ｉ力防１ｊ二することがでさろと共に、常
に安ボしｌこデータ広送及び伝送後のテープ「ｌ（′↓
り用１１１−４〜何９ことがｒＩＪ能になった。

【図面の簡単な説明】

ｒ１！　１図は本発明の実施例となるＶ　Ｔ　ｉｔのテ
ープ走行系を示ｊ−概略図。 第２図は第１図のＶ　Ｔ　Ｒによるテープ上の記録フォ
ーマット４−ントす図１゜ ｇｔ日１ｖ、１はテープマトリクスフオーマツ（−（１
）−夕１１を示す１ヌ１゜ Ｆｒｒ、　４　［％ｌ　Ｉ’ｊデータの伝送順を示すタ
イミングチャート。 第５１之１＆：ｉｉもＡＭＪ二に書込１力たデータ（２
）、１ダｐ子を示　ｊｌ芝＜１　。 第にしｌは本ノ′へ明σ１他の実施例としてＣ）ＶＴＲ
の再生デーク処Ｊ：ｌｉｊ系をノ１くすブロック図。 第７図は第６図にう］、−ｊ−＜ｔｉ制御回路の一例な
示す図である。 ２２に誤り検出手段としてのＣＲＣＣチェックｉ回１烙
、２：ｌＪ同ｊυ１用データの分ｐｉ’ｓ回路、２４は
同音ｂアドレヌカウンタ、２５はデータセノ（レータ。 ２６はアトレヌ抜取回路、２７は比較手段としての比較
回路、２８は制御回路、２９けデータセレクタ、３０は
メモリとしてのＲＡＭ、３ｔはロード１ｌｉｌｌ鉤回路
、ＡＯ〜Ａ１１９は夫々アト°レスデータ。 ５ｙｎｃは同期用データ、ｂ　Ｏ〜ｂ　ｌ　ｌ　り番；
Ｌ夫々データブロックを示す。 １１、ｉ　Ｉｊａ人　キャノン株式会社第１図 莞１叫７

Claims (1)

【特許請求の範囲】
1. １）夫々同期用データ、メモリへの−込み用アドレスデ
   ータ及び情報データを含む伝送された複数のデータブロ
   ックの各ブロック中の少なくとも前記情報データをメモ
   リに、綾込むためのデータ処理システムであって、前記
   伝送孕れたデータブロック中の同期用データに応じて動
   作するアドレスカウンタと、ＯＸｌ記各ブロック毎に符
   号誤りを検出−ノ゛る手段と、前記伝送され１こデータ
   ブロック中のアドレスデータと１ｉｉｆ記アドレスカウ
   ンタの出力データとを比較する手段と、前記検出手段及
   びｒｉｉＪ記比較手段に応じ−Ｃ６ｊｌ記アドレスカウ
   ンタの出力データ’ｆ：　前Ｈ７２伝送されたデータブ
   ロック中の゛ノ′］・レスデータに一致させる手段と紮
   具えるデータ処理／ステム。