JPS60126746A - プログラム監視タイマ回路 - Google Patents
プログラム監視タイマ回路Info
- Publication number
- JPS60126746A JPS60126746A JP58234533A JP23453383A JPS60126746A JP S60126746 A JPS60126746 A JP S60126746A JP 58234533 A JP58234533 A JP 58234533A JP 23453383 A JP23453383 A JP 23453383A JP S60126746 A JPS60126746 A JP S60126746A
- Authority
- JP
- Japan
- Prior art keywords
- section
- waveform
- counter
- program
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はハードウェアによるプログラム監視機能ン有す
るマイクロコンピュータシステムに係り、該監視機能が
タイマにより行なわれているプログラム監視タイマ回路
に関する。
るマイクロコンピュータシステムに係り、該監視機能が
タイマにより行なわれているプログラム監視タイマ回路
に関する。
傷） 従来技術と問題点
マイクロコンビエータシステムの自己検診機能の一方法
として、ハードウェアの外部タイマにより一定周期毎に
割込みｔかけ、該システムのソフトウェアが動作中であ
ることをチェックしている。
として、ハードウェアの外部タイマにより一定周期毎に
割込みｔかけ、該システムのソフトウェアが動作中であ
ることをチェックしている。
第１図は従来のプログラム監視タイマ回路を示す。図中
、ｌはクロック発生部で、通常はプログラム動作の基本
クロックを使用する。２はカウンタ部、３はラッチ部で
カウンタが規定値までカウントしたとき、その情報をラ
ッチする。４はプログラムアラーム出力部で、プログラ
ム動作部８の状態ケ示す。５はプログラム動作部８から
のラッチクリアの情報転送部で、６はラッチ部３の内容
ｔプログラム動作部８に示すための情報転送部である０
７は割込み部で、ラッチ部３によりラッチしたときに、
プログラム動作部８へ出力する。８はプログラム動作部
である。
、ｌはクロック発生部で、通常はプログラム動作の基本
クロックを使用する。２はカウンタ部、３はラッチ部で
カウンタが規定値までカウントしたとき、その情報をラ
ッチする。４はプログラムアラーム出力部で、プログラ
ム動作部８の状態ケ示す。５はプログラム動作部８から
のラッチクリアの情報転送部で、６はラッチ部３の内容
ｔプログラム動作部８に示すための情報転送部である０
７は割込み部で、ラッチ部３によりラッチしたときに、
プログラム動作部８へ出力する。８はプログラム動作部
である。
第２図は各部の出力波形馨示す。第１図、第２図におい
て、クロック発生部ｌにより発生する基本クロック波形
ａはカウンタ部２で分周され、波形すを出力する。ｂが
Ｈ状態となるラッチ部３によりＨ状態がラッチされ、波
形ｄＹ出力する。割込部７はプログラム動作部８に割込
み動作ン行なわせるために波形ｆχ出力し、情報転送部
６はプログラム動作部８に割込み要因を通知するため、
波形６ｙ出力する。プログラム動作部８は波形ｆ及び波
形ｅＫ、より割込み要因が監視タイマ部Ａによるもので
あることｔ検出し、割込み要因を解除するため、ラッチ
クリア情報転送部５に対し波形ｇＹ出力し、ラッチ部３
のクリアを行なう。以上の動作をくり返している場合は
プログラム動作部８は正常動作であると判定し、プログ
ラムアラーム出力部４の出力波形りはＬ状態である。ラ
ッチ部３がＨ状態となり割込み部７、情報転送部６が波
長ｆ、ｅＹ出力後、カウンタ部２の出力する波形すがＬ
状態となっても、プログラム動作部８が波形ｇａ’出力
しない場合はプログラムアラーム出力部４はプログラム
動作部８の状態が異常であると判断し波形ｈ”ａ’Ｈ状
態とする。
て、クロック発生部ｌにより発生する基本クロック波形
ａはカウンタ部２で分周され、波形すを出力する。ｂが
Ｈ状態となるラッチ部３によりＨ状態がラッチされ、波
形ｄＹ出力する。割込部７はプログラム動作部８に割込
み動作ン行なわせるために波形ｆχ出力し、情報転送部
６はプログラム動作部８に割込み要因を通知するため、
波形６ｙ出力する。プログラム動作部８は波形ｆ及び波
形ｅＫ、より割込み要因が監視タイマ部Ａによるもので
あることｔ検出し、割込み要因を解除するため、ラッチ
クリア情報転送部５に対し波形ｇＹ出力し、ラッチ部３
のクリアを行なう。以上の動作をくり返している場合は
プログラム動作部８は正常動作であると判定し、プログ
ラムアラーム出力部４の出力波形りはＬ状態である。ラ
ッチ部３がＨ状態となり割込み部７、情報転送部６が波
長ｆ、ｅＹ出力後、カウンタ部２の出力する波形すがＬ
状態となっても、プログラム動作部８が波形ｇａ’出力
しない場合はプログラムアラーム出力部４はプログラム
動作部８の状態が異常であると判断し波形ｈ”ａ’Ｈ状
態とする。
上記のように、クロック発生部１とカウンタ部・２で構
成されたタイマが設定時間を越えると、一旦その情報を
ラッチ部でラッチし、そのラッチした情報ンソフトウエ
ア側で検出していた。プログラムの動作監視が該プログ
ラムとは全（独立したハードウェアで行なわねばならな
いため回路規模の増大につながっていた。
成されたタイマが設定時間を越えると、一旦その情報を
ラッチ部でラッチし、そのラッチした情報ンソフトウエ
ア側で検出していた。プログラムの動作監視が該プログ
ラムとは全（独立したハードウェアで行なわねばならな
いため回路規模の増大につながっていた。
（ｃｌ 発明の目的
本発明の目的は本来のプログラム動作の監視機能か失わ
れずに、かつ回路規模の縮少をはかったプログラム監視
タイマ回路を提供することにある。
れずに、かつ回路規模の縮少をはかったプログラム監視
タイマ回路を提供することにある。
（ｄｌ 発明の構成
そしてこの目的は本発明によれば、クロック発生部とカ
ウンタ部で構成されたタイ、マにより一定周期毎にプロ
グラム動作部に割込みをかけ、咳プログラム動作部の動
作状態を監視する監視タイマ回路であって、前記タイマ
を構成する前記クロック発生部と前記カウンタ部の間に
クロックゲート回路を設け、該クロックゲート回路は通
常開いた状態でカウンタｔ’＋１１が動作し、前記一定
周期毎の割込み情’ｒＪＡ ’ｌ ｔ’ｊｆＪ ８ｅプ
ログラム動作部に出力し、該プログラム動作部の受入信
号により前記カウンタ馨リセットし、一方前記プログラ
ム動ｆ１部より受入信号が出力されない場合は前記プロ
グラム動作部の異常と判断し、前記クロックゲート回路
ン閉じ警報を出す回路としＬことを特徴とするプログラ
ム監視回路乞提供することにより達成される。
ウンタ部で構成されたタイ、マにより一定周期毎にプロ
グラム動作部に割込みをかけ、咳プログラム動作部の動
作状態を監視する監視タイマ回路であって、前記タイマ
を構成する前記クロック発生部と前記カウンタ部の間に
クロックゲート回路を設け、該クロックゲート回路は通
常開いた状態でカウンタｔ’＋１１が動作し、前記一定
周期毎の割込み情’ｒＪＡ ’ｌ ｔ’ｊｆＪ ８ｅプ
ログラム動作部に出力し、該プログラム動作部の受入信
号により前記カウンタ馨リセットし、一方前記プログラ
ム動ｆ１部より受入信号が出力されない場合は前記プロ
グラム動作部の異常と判断し、前記クロックゲート回路
ン閉じ警報を出す回路としＬことを特徴とするプログラ
ム監視回路乞提供することにより達成される。
（ｅｌ 発明の実適例
以下本発明の実施例を図面により詳述する。
第３図は本発明のプログラム監視タイマ回路の回路構成
を示し、第４図は各部の波形を示す。
を示し、第４図は各部の波形を示す。
図において、１０は監視タイマ部、１１はクロック発生
部、１２はカウンタ部、１５はプログラム動作部１８か
らのクリア情報転送部、１６はカウントアツプ情報の情
報転送部、１７はプログラム動作賛１−への割込み部、
１８はプログラム動作部、１９はクロックゲート部を示
す。
部、１２はカウンタ部、１５はプログラム動作部１８か
らのクリア情報転送部、１６はカウントアツプ情報の情
報転送部、１７はプログラム動作賛１−への割込み部、
１８はプログラム動作部、１９はクロックゲート部を示
す。
クロック発生部１１より発生する基本クロック波形Ｉは
カウンタ部１２の出力波形ビがＬ状態ならば、クロック
ゲート部１９Ｙ経てカウンタ部１２の入力となり分周さ
れる。分周された出力波形ビ、がＨ状態となると割込部
１７はプログラム動作部１８に割込み動作を行なわせる
ため波形ｔｏｙ、、出力し、また情報転送部１６はプロ
グラム動作部１８ ゛に割込要因を通知するため波形ｅ
′を出力する。プログラム動作部１８は波形ｆ及びｅ′
により割込み要因が監視タイマｓ１０によるものである
ことを検出し、割込み要因ケ解除するため監視タイマク
リア情報転送部１５に対して波形ｇ’ｙ＋’出力し、直
接カウンタ部１２ンリセットする。すると、カウンタ部
１２の出力波形ｈ′は 回部１２の出力波形ｈ′が更に
分周された場合にのみ出力されるが、リセットされたた
めＬ状態を保つ。即ちプログラム動作部１８は正常に動
作中であることを示す。カウンタ部１２がカウントし、
波形ｈ′にＨ状態を出力し割込部１７、情報転送部１６
がプログラム動作部１８に波形ｅ’＋ｒ’ｖａ状態とし
で転送しても、監視タイマクリア情報転送部１６がプロ
グラム動作部１８に波形〆、 ｆ’ｘｉｉｍ態として転
送しても監視タイマクリア情報転送部１５に対し波形ｇ
’ＹＨ状態とする動作をプログラム動作部１８が行なわ
ないと、カウンタ部１２は更にカウントアツプし波形ｈ
’ＹＨ状態とする。この時点でクロックゲート部１９に
より波形ｉ′のクロック出力を禁止する。か＼る状態で
は、波形ｈ′はＨ状態でありプログラム動作部１８が警
報状態とな−）たことを示す。
カウンタ部１２の出力波形ビがＬ状態ならば、クロック
ゲート部１９Ｙ経てカウンタ部１２の入力となり分周さ
れる。分周された出力波形ビ、がＨ状態となると割込部
１７はプログラム動作部１８に割込み動作を行なわせる
ため波形ｔｏｙ、、出力し、また情報転送部１６はプロ
グラム動作部１８ ゛に割込要因を通知するため波形ｅ
′を出力する。プログラム動作部１８は波形ｆ及びｅ′
により割込み要因が監視タイマｓ１０によるものである
ことを検出し、割込み要因ケ解除するため監視タイマク
リア情報転送部１５に対して波形ｇ’ｙ＋’出力し、直
接カウンタ部１２ンリセットする。すると、カウンタ部
１２の出力波形ｈ′は 回部１２の出力波形ｈ′が更に
分周された場合にのみ出力されるが、リセットされたた
めＬ状態を保つ。即ちプログラム動作部１８は正常に動
作中であることを示す。カウンタ部１２がカウントし、
波形ｈ′にＨ状態を出力し割込部１７、情報転送部１６
がプログラム動作部１８に波形ｅ’＋ｒ’ｖａ状態とし
で転送しても、監視タイマクリア情報転送部１６がプロ
グラム動作部１８に波形〆、 ｆ’ｘｉｉｍ態として転
送しても監視タイマクリア情報転送部１５に対し波形ｇ
’ＹＨ状態とする動作をプログラム動作部１８が行なわ
ないと、カウンタ部１２は更にカウントアツプし波形ｈ
’ＹＨ状態とする。この時点でクロックゲート部１９に
より波形ｉ′のクロック出力を禁止する。か＼る状態で
は、波形ｈ′はＨ状態でありプログラム動作部１８が警
報状態とな−）たことを示す。
以上のようにクロックゲート１９を設けることによりラ
ッチ部乞もたなくとも、カウンタ部１２の出力を直接プ
ログラム動作の警報として使用し、警報状態となったら
カウンタ１２のカウントアツプを禁止することにより監
視機能を発揮する。従って、従来のプログラム監視タイ
マ回路のラッチ部３、警報出力部４が不要となり回路の
簡易化と部品減による信頼性の向上がはかれる。なおり
ロックゲート部１９は単純なアンドケート１個でよ（、
経済的信頼的には無視できる。
ッチ部乞もたなくとも、カウンタ部１２の出力を直接プ
ログラム動作の警報として使用し、警報状態となったら
カウンタ１２のカウントアツプを禁止することにより監
視機能を発揮する。従って、従来のプログラム監視タイ
マ回路のラッチ部３、警報出力部４が不要となり回路の
簡易化と部品減による信頼性の向上がはかれる。なおり
ロックゲート部１９は単純なアンドケート１個でよ（、
経済的信頼的には無視できる。
（ｆ＋ 発明の効果
以上詳細に説明したように本発明のプログラム監視タイ
マ回路はクロック発生部とカウント部の間にクロックゲ
ート回路を設け、該クロックゲート回路は通常開いた状
態でカウンタ部が動作し、一定周期毎の割込み情報馨前
記プログラム動作部に出力し、該プログラム動作部の受
入信号により前記カウンタをリセットし、一方前記プロ
グラム動作部より受入信号が出力されない場合は前記プ
ログラム動作部の異常と判断し、前記クロックゲート回
路を閉じ警報することにより従来のプログラム監視タイ
マ回路のラッチ部、警報出力部が不要となり、回路の簡
易化及び部品減による信頼性の向上かはかれる。
マ回路はクロック発生部とカウント部の間にクロックゲ
ート回路を設け、該クロックゲート回路は通常開いた状
態でカウンタ部が動作し、一定周期毎の割込み情報馨前
記プログラム動作部に出力し、該プログラム動作部の受
入信号により前記カウンタをリセットし、一方前記プロ
グラム動作部より受入信号が出力されない場合は前記プ
ログラム動作部の異常と判断し、前記クロックゲート回
路を閉じ警報することにより従来のプログラム監視タイ
マ回路のラッチ部、警報出力部が不要となり、回路の簡
易化及び部品減による信頼性の向上かはかれる。
第１図は従来のプログラム監視タイマ回路の回路構成を
示す図、第２図は第１図の各部の波形Ｚ示す図、第３図
は本発明のプログラム監視回路の回路構成を示す図、第
４因は第３図の各部の波形を示す図である。 図において、１０は監視タイマ部−１１はクロック発生
部、１２はカウンタ部、１５はクリア情報転送部、１６
はカウントアツプ情報転送部、１７はプログラム動作部
への割込み部、１８はプログラム動作部、１９はクロッ
クゲート部を示す。
示す図、第２図は第１図の各部の波形Ｚ示す図、第３図
は本発明のプログラム監視回路の回路構成を示す図、第
４因は第３図の各部の波形を示す図である。 図において、１０は監視タイマ部−１１はクロック発生
部、１２はカウンタ部、１５はクリア情報転送部、１６
はカウントアツプ情報転送部、１７はプログラム動作部
への割込み部、１８はプログラム動作部、１９はクロッ
クゲート部を示す。
Claims (1)
- クロック発生部とカウンタ部ン有するタイマにより一定
周期毎にプログラム動作部に割込みをかけ、該プログラ
ム動作部の動作状態ン監視する監視タイマ回路であって
、前記タイマン構成する前記クロック発生部と前記カウ
ンタ部の間にクロックゲート回路を設け、該クロックゲ
ート回路は通常用いた状態でカウンタ部が動作し、前記
一定周期毎の割込み情報を前記プログラム動作部に出力
し、臥プロクラム動作部の受入信号により前記力“′ウ
ンタｌリセットし、−力前記プログラム動作部より受入
信号が出力されない場合は前記プログラム動作部の異常
と判断し、前記クロックゲート回路７閉じ雪報する回路
としたいこと乞特徴とするプログラム監視タイマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234533A JPS60126746A (ja) | 1983-12-13 | 1983-12-13 | プログラム監視タイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234533A JPS60126746A (ja) | 1983-12-13 | 1983-12-13 | プログラム監視タイマ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126746A true JPS60126746A (ja) | 1985-07-06 |
Family
ID=16972516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58234533A Pending JPS60126746A (ja) | 1983-12-13 | 1983-12-13 | プログラム監視タイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126746A (ja) |
-
1983
- 1983-12-13 JP JP58234533A patent/JPS60126746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346854B2 (ja) | ||
| JPH0795291B2 (ja) | ウオツチドツグタイマ | |
| US5847587A (en) | Means for instantaneously detecting abnormal voltage in a micro controller | |
| JPS60126746A (ja) | プログラム監視タイマ回路 | |
| JPS6034860B2 (ja) | 回線誤り率監視方式 | |
| JPS6041777B2 (ja) | プログラム処理監視方式 | |
| JP7708848B2 (ja) | デジタル出力装置およびデジタル出力の生成方法 | |
| JPH04245548A (ja) | エラー検出および障害分離機構 | |
| JP2794453B2 (ja) | Ｘ線ｃｔシステムに電圧を供給する電圧供給装置 | |
| JPS6213697B2 (ja) | ||
| JPS61123086A (ja) | 磁気バブル記憶装置 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS6320548A (ja) | Ｃｐｕのス−パ−バイザ／リセツト回路 | |
| JPS6086627A (ja) | マイクロコンピユ−タ暴走検知回路 | |
| JPS62168204A (ja) | デジタル制御装置 | |
| JPS58189728A (ja) | キ−入力装置 | |
| JPS61255445A (ja) | Ｃｐｕ監視回路 | |
| JPH07146731A (ja) | クロック出力監視方法及びその装置 | |
| JPS60144145U (ja) | プログラム監視装置 | |
| JPH02246726A (ja) | ディジタルリレーの監視不良検出方式 | |
| JPS56155427A (en) | Bus monitoring device | |
| JPS61105147A (ja) | クロツク断検出回路 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JPS61107811A (ja) | 状態監視回路 |