JPS60137065A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60137065A JPS60137065A JP58250539A JP25053983A JPS60137065A JP S60137065 A JPS60137065 A JP S60137065A JP 58250539 A JP58250539 A JP 58250539A JP 25053983 A JP25053983 A JP 25053983A JP S60137065 A JPS60137065 A JP S60137065A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- semiconductor substrate
- gate electrode
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、金属−絶縁物一半導体構造の電界効果トラン
ジスタ（以下ＭＩＳＦＥＴ と略す）の構造に関し、特
にドレイン耐圧の優れたＭＩｓＦＥＴの構造に関するも
のである。
ジスタ（以下ＭＩＳＦＥＴ と略す）の構造に関し、特
にドレイン耐圧の優れたＭＩｓＦＥＴの構造に関するも
のである。
従来例の構成とその問題点
従来Ｎチャンネル型ｒ４ Ｉ Ｓ Ｆ Ｅ Ｔは、第１
図にその断面形状を示すように、低濃度Ｐ型シリコン基
板（Ｐ＝Ｓｉ）１上に形成され、ソース（ｎ層）２、ド
レイン（ｎ４７ｉ＃ ） ３ 、 ＰＭ拡ｆｌｉ）４４
． ケー ト絶縁膜５およびゲート電極６で構成されて
いる。
図にその断面形状を示すように、低濃度Ｐ型シリコン基
板（Ｐ＝Ｓｉ）１上に形成され、ソース（ｎ層）２、ド
レイン（ｎ４７ｉ＃ ） ３ 、 ＰＭ拡ｆｌｉ）４４
． ケー ト絶縁膜５およびゲート電極６で構成されて
いる。
一般に、１４ＩＳＮＥＴ では、そのチャンネル長（Ｌ
ｅｆｆ）が短くなるにつれて、ＭＩＳＦｊ！：Ｔのしき
い値電圧ｖ （ｖｔｈ ）がり。ｆｆの減少と共に小さ
くなる現象、いわゆるショートチャンネル効果が顕著に
なってくる。このショートチャンネル効果を低減するた
めに、Ｌｅｆｆの短いｍＩｓＦＭＴ では、ゲー。
ｅｆｆ）が短くなるにつれて、ＭＩＳＦｊ！：Ｔのしき
い値電圧ｖ （ｖｔｈ ）がり。ｆｆの減少と共に小さ
くなる現象、いわゆるショートチャンネル効果が顕著に
なってくる。このショートチャンネル効果を低減するた
めに、Ｌｅｆｆの短いｍＩｓＦＭＴ では、ゲー。
ト絶縁膜６の膜厚を薄くする必要がある。しかし、ゲー
ト絶縁膜６を薄くするとｖｔｈが小さくなるので、ｖｔ
ｈを回路設計に必要な値（たとえば０．６ｖ程度）にコ
ントロールするには、不純物濃度が約１０ １ｏｃｔｎ
程度のＰ型拡散層（チャンネルドーグ領域）４を形成
する必要がある。このＰ型拡散層４は、第１図に示すよ
うに、ｎ層型のドレイン拡散層３と接触してｐｎ＋ｎ層
接合成しているが、ｉ４ＩｓＦＭＴのドレイン耐圧はこ
のｐｎ＋ｎ層接合成するｐ型拡散層４の不純物濃度に依
存している。つまり、不純物濃度が高い程ドレイン耐圧
は低下する。
ト絶縁膜６を薄くするとｖｔｈが小さくなるので、ｖｔ
ｈを回路設計に必要な値（たとえば０．６ｖ程度）にコ
ントロールするには、不純物濃度が約１０ １ｏｃｔｎ
程度のＰ型拡散層（チャンネルドーグ領域）４を形成
する必要がある。このＰ型拡散層４は、第１図に示すよ
うに、ｎ層型のドレイン拡散層３と接触してｐｎ＋ｎ層
接合成しているが、ｉ４ＩｓＦＭＴのドレイン耐圧はこ
のｐｎ＋ｎ層接合成するｐ型拡散層４の不純物濃度に依
存している。つまり、不純物濃度が高い程ドレイン耐圧
は低下する。
このように、従来のｍｌ５ＮＥＴ では、Ｌｏｆ ｆが
短くなると、ゲート絶縁膜６の膜厚を薄くし、チャンネ
ルドープ領域４の不純物濃度を高くして、ｖｔｈを制御
するため、ドレイン耐圧が低下する欠点があった。
短くなると、ゲート絶縁膜６の膜厚を薄くし、チャンネ
ルドープ領域４の不純物濃度を高くして、ｖｔｈを制御
するため、ドレイン耐圧が低下する欠点があった。
発明の目的
本発明は上記した従来のＭＩＳＦＥＴの欠点を除去する
ためになされたもので、Ｌｏｆｆが短くなってもドレイ
ン耐圧が低下しない新規な構造の半導体装置を提供する
ことにある。
ためになされたもので、Ｌｏｆｆが短くなってもドレイ
ン耐圧が低下しない新規な構造の半導体装置を提供する
ことにある。
発明の構成
本発明にかかる半導体装置の構成は、−導電形の半導体
基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜
上に形成された導電性を有するゲート電極と、前記半導
体基板と逆の導電形を示す不純物拡散層とからなるＡｖ
ＩＩｓｋｒｊ！：Ｔにおいて、前記ゲート電極の断面形
状が凹型であり、さらに同凹部底面下の半導体基板中に
、選択的にチャンネルドープ領域が形成されていること
を特徴としているので、ドレイン拡散層とチャンネルド
ープ領域は直接接触しないので１４ＩｓＮＥＴのドレイ
ン耐圧は向上する。
基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜
上に形成された導電性を有するゲート電極と、前記半導
体基板と逆の導電形を示す不純物拡散層とからなるＡｖ
ＩＩｓｋｒｊ！：Ｔにおいて、前記ゲート電極の断面形
状が凹型であり、さらに同凹部底面下の半導体基板中に
、選択的にチャンネルドープ領域が形成されていること
を特徴としているので、ドレイン拡散層とチャンネルド
ープ領域は直接接触しないので１４ＩｓＮＥＴのドレイ
ン耐圧は向上する。
実施例の説明
次に本発明の実施例を図面を参照して説明する。
本発明の一実施例によるＭＩＳＦｆｆ’ｒ を有する半
導体装置は、第２図に示すように、半導体基板１上に５
ｉ０２．Ｓｉ３Ｎ４等の絶縁膜で形成されたゲート絶縁
膜６と、凹型のゲート電極６と、このゲート電極６め凹
部底面（ゲート電極膜厚＝’ｒ１）を通してイオン注入
によって形成した不純物拡散層（チャンネルドープ領域
）４とさらにゲート電極６全体をマスクとしてイオン注
入によって形成したソース２およびドレイン３とを含ん
でいる。
導体装置は、第２図に示すように、半導体基板１上に５
ｉ０２．Ｓｉ３Ｎ４等の絶縁膜で形成されたゲート絶縁
膜６と、凹型のゲート電極６と、このゲート電極６め凹
部底面（ゲート電極膜厚＝’ｒ１）を通してイオン注入
によって形成した不純物拡散層（チャンネルドープ領域
）４とさらにゲート電極６全体をマスクとしてイオン注
入によって形成したソース２およびドレイン３とを含ん
でいる。
以上述べた様にチャンネルドープ領域４の形成はゲート
電極６上からのイオン注入によって行なうため、ゲート
電極の四部底面下の半導体基板に選択的にイオン注入す
るには、第２図に示した膜厚Ｔ１．Ｔ２およびイオン注
入の加速エネルギを最適条件に設定する必要がある。た
とえば、ゲート電極を多結晶シリコンで形成し、チャン
ネルドープヲホロンテ行すう場合、Ｔ、＝１０００人、
Ｔ２＝５０００人、ボロンイオン加速エネルギ＝１００
ＫｅＶの条件でイオン注入を行なえば、ゲート電極の四
部底面下の半導体基板にだけボロンイオンが注入される
。ただし、ゲート絶縁膜は膜厚３００へのＳ ｚ Ｏ２
膜とした。また、凹部底面の膜厚Ｔ１はソー ス、ドレ
イン形成時のイオン注入に対して、マスクとして十分に
作用する膜厚でなければならない。
電極６上からのイオン注入によって行なうため、ゲート
電極の四部底面下の半導体基板に選択的にイオン注入す
るには、第２図に示した膜厚Ｔ１．Ｔ２およびイオン注
入の加速エネルギを最適条件に設定する必要がある。た
とえば、ゲート電極を多結晶シリコンで形成し、チャン
ネルドープヲホロンテ行すう場合、Ｔ、＝１０００人、
Ｔ２＝５０００人、ボロンイオン加速エネルギ＝１００
ＫｅＶの条件でイオン注入を行なえば、ゲート電極の四
部底面下の半導体基板にだけボロンイオンが注入される
。ただし、ゲート絶縁膜は膜厚３００へのＳ ｚ Ｏ２
膜とした。また、凹部底面の膜厚Ｔ１はソー ス、ドレ
イン形成時のイオン注入に対して、マスクとして十分に
作用する膜厚でなければならない。
上側のＴ１＝１０００ への場合、ヒソイオン注入でソ
ース、ドレインを形成する場合、ヒソイオン加速エネル
ギを４０ＫｅＶ程度にすれば良い。
ース、ドレインを形成する場合、ヒソイオン加速エネル
ギを４０ＫｅＶ程度にすれば良い。
本発明のｚｄＩｓｉｉ’ＥＴのドレイン耐圧は、第２図
に示した、チャンネルドープ領域４とドレイン３の距離
Ｌ８に依存する。Ｌｓ＃”ｏｆｆ−Ｌｔであるので、ド
レイン耐圧を制御するには、凹部底面長しｔを精度良く
制御する必要がある。
に示した、チャンネルドープ領域４とドレイン３の距離
Ｌ８に依存する。Ｌｓ＃”ｏｆｆ−Ｌｔであるので、ド
レイン耐圧を制御するには、凹部底面長しｔを精度良く
制御する必要がある。
発明の効果
本発明の半導体装置によれば、１ｖｌＩｓＦＥＴのドレ
イン耐圧が高くなるので、微細ｍＩｓＦｇＴに特有のホ
ットキャリアによるデバイス特性の劣化を防ぐことが可
能となる。
イン耐圧が高くなるので、微細ｍＩｓＦｇＴに特有のホ
ットキャリアによるデバイス特性の劣化を防ぐことが可
能となる。
第１図は、従来の１４ＩｓＦＥＴの構造を示す要部の断
面図、第２図は本発明によるｄＩｓＮＥＴの構造を示す
要部の断面図である。 １・・・・・・半導体基板、２・・・・・・ソース、３
・・・・・・ドレイン、４・・・・・・不純物拡散層（
チャンネルドープ領域）、６・・・・・・ゲート絶縁膜
、６・・・・・・ゲート電極。
面図、第２図は本発明によるｄＩｓＮＥＴの構造を示す
要部の断面図である。 １・・・・・・半導体基板、２・・・・・・ソース、３
・・・・・・ドレイン、４・・・・・・不純物拡散層（
チャンネルドープ領域）、６・・・・・・ゲート絶縁膜
、６・・・・・・ゲート電極。
Claims (1)
- 一導電形の半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電性を有するゲート
電極と、前記半導体基板と逆の導電形のソース、ドレイ
ン領域とを有すると共に、前記ゲート電極の断面形状を
凹型となし、同門部域面下の半導体基板中にしきい値電
圧制御用の不純物拡散層（チャンネルドープ領域）を選
択的に形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250539A JPS60137065A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250539A JPS60137065A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137065A true JPS60137065A (ja) | 1985-07-20 |
Family
ID=17209407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250539A Pending JPS60137065A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137065A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224962A (ja) * | 1986-03-26 | 1987-10-02 | Mitsubishi Electric Corp | 半導体装置 |
| US4920388A (en) * | 1987-02-17 | 1990-04-24 | Siliconix Incorporated | Power transistor with integrated gate resistor |
| JP2007324225A (ja) * | 2006-05-30 | 2007-12-13 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
-
1983
- 1983-12-26 JP JP58250539A patent/JPS60137065A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224962A (ja) * | 1986-03-26 | 1987-10-02 | Mitsubishi Electric Corp | 半導体装置 |
| US4920388A (en) * | 1987-02-17 | 1990-04-24 | Siliconix Incorporated | Power transistor with integrated gate resistor |
| JP2007324225A (ja) * | 2006-05-30 | 2007-12-13 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752799B1 (ko) | 횡형 박막 ｓｏｉ 디바이스 및 그 제조 방법 | |
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| US4737471A (en) | Method for fabricating an insulated-gate FET having a narrow channel width | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| US5134447A (en) | Neutral impurities to increase lifetime of operation of semiconductor devices | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| KR930009101A (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
| US5355011A (en) | Insulated gate field effect transistor having LDD structure and method of making the same including a channel stop having a peak impurity concentration, the channel stop provided below a channel region | |
| JPH04107877A (ja) | 半導体装置及びその製造方法 | |
| JP3386863B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0482064B2 (ja) | ||
| US5008719A (en) | Dual layer surface gate JFET having enhanced gate-channel breakdown voltage | |
| US4958204A (en) | Junction field-effect transistor with a novel gate | |
| US5118632A (en) | Dual layer surface gate JFET having enhanced gate-channel breakdown voltage | |
| JPS63283066A (ja) | 電界効果トランジスタ構造 | |
| US4683485A (en) | Technique for increasing gate-drain breakdown voltage of ion-implanted JFET | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 | |
| KR100219063B1 (ko) | 반도체 소자 제조방법 | |
| JPH10256534A (ja) | Ｄｍｏｓ構造を有する半導体装置およびその製造方法 | |
| JP3123140B2 (ja) | 電界効果トランジスタ | |
| JPH1012876A (ja) | 半導体装置 | |
| ES8201768A1 (es) | Perfeccionamientos introducidos en las puertas logicas de transistores. | |
| KR100521994B1 (ko) | 트렌치게이트형모스트랜지스터및그제조방법 | |
| JPH01189174A (ja) | 二重拡散型電界効果半導体装置の製法 | |
| JPH0342874A (ja) | 半導体装置 |