JPS60137128A - デジタル回路の出力装置 - Google Patents
デジタル回路の出力装置Info
- Publication number
- JPS60137128A JPS60137128A JP58249181A JP24918183A JPS60137128A JP S60137128 A JPS60137128 A JP S60137128A JP 58249181 A JP58249181 A JP 58249181A JP 24918183 A JP24918183 A JP 24918183A JP S60137128 A JPS60137128 A JP S60137128A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- gate
- terminal
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデジタル回路の構成に係り、とくにデジタル回
路素子を複数個組合せて構成するデジタル回路の出力装
置に関する。
路素子を複数個組合せて構成するデジタル回路の出力装
置に関する。
デジタル回路は矩゛子回路のあらゆる応用分野にとり入
れられ、信号処理、演算制御などにおいて、その高速性
、安定性々ど数々の特性を発揮している。デジタル回路
は論理的に組立てられることが可能であるから、−路設
計により、多数のデジタル回路素子を組合せて構成し、
所定の機能を得ることとなる。ことにいわゆるＮＡＮＤ
ゲートやＮＯＲゲートＩ′ｉ集積回路として供給され、
回路素子の基碇となるものであ）、他の任意のゲートａ
とともに好んで用いられている。
れられ、信号処理、演算制御などにおいて、その高速性
、安定性々ど数々の特性を発揮している。デジタル回路
は論理的に組立てられることが可能であるから、−路設
計により、多数のデジタル回路素子を組合せて構成し、
所定の機能を得ることとなる。ことにいわゆるＮＡＮＤ
ゲートやＮＯＲゲートＩ′ｉ集積回路として供給され、
回路素子の基碇となるものであ）、他の任意のゲートａ
とともに好んで用いられている。
しかし、デジタル回路とくに複数のデジタル回路素子を
組合せたデジタル回路においては、柘源電圧が該素子の
動作非保証電圧の領域に変動すると、該素子の動作特性
が変化して不安定になることなどから、不要なパルスが
発生される。したがって、このようなデジタル回路で構
成されるデジタル機器を複数接続したシステム装置にお
いて、これら各デジタル機器が個別に釦源を与えられる
場合、あるデジタル機器の％′源■圧が外部条件の変動
などによって動作非保証電圧になると、そのデジタル機
器から、前述の如く、不要なパルスが発生され、次段に
接続されたデジタル回路ではこのパルスを正常な入力信
号として受け入れ、その結果デジタル機器は誤動作を生
ずることになるという欠点があった。
組合せたデジタル回路においては、柘源電圧が該素子の
動作非保証電圧の領域に変動すると、該素子の動作特性
が変化して不安定になることなどから、不要なパルスが
発生される。したがって、このようなデジタル回路で構
成されるデジタル機器を複数接続したシステム装置にお
いて、これら各デジタル機器が個別に釦源を与えられる
場合、あるデジタル機器の％′源■圧が外部条件の変動
などによって動作非保証電圧になると、そのデジタル機
器から、前述の如く、不要なパルスが発生され、次段に
接続されたデジタル回路ではこのパルスを正常な入力信
号として受け入れ、その結果デジタル機器は誤動作を生
ずることになるという欠点があった。
本発明は、オープンコレクタ出力ＮＡＮＤゲートと抵抗
器と開閉器とを具備し、該ゲートの一方の入力端に信号
源を接続し、該ゲートの他方の入力端に該抵抗器と開閉
器の各一端を接続し、さらに該抵抗器と開閉器の各他端
にそれぞれ所定の′電圧源と接地端を接続し、該ゲート
の出力端よ多信号を得るようにし、電源電圧が動作非保
証電圧になっても、不要なパルスが発生しないようにし
だものである。
器と開閉器とを具備し、該ゲートの一方の入力端に信号
源を接続し、該ゲートの他方の入力端に該抵抗器と開閉
器の各一端を接続し、さらに該抵抗器と開閉器の各他端
にそれぞれ所定の′電圧源と接地端を接続し、該ゲート
の出力端よ多信号を得るようにし、電源電圧が動作非保
証電圧になっても、不要なパルスが発生しないようにし
だものである。
さて、本発明の一実施例につき図面を参照して説明する
。１はオープンコレクタ出力ＮＡＮ Ｄゲート、２はプ
ルアップ抵抗器、３は開閉器である。
。１はオープンコレクタ出力ＮＡＮ Ｄゲート、２はプ
ルアップ抵抗器、３は開閉器である。
なお、４は図示せぬ信号源に接続される入力端子、５は
図示せぬ所定の電圧源に接続される袖°圧端子、ｄは図
示せぬアースラインなどに接続される接地端子、７は図
示せぬ次段に接続される出力端子である。そして、オー
プンコレクタ出力ＮＡＮＤゲート１の一方の入力端は入
力端子４に接続され、オープンコレクタ出力ＮＡＮＤゲ
ート１の他方の入力端はプルアップ抵抗器２と開閉器３
の各一端に接続されている。プルアップ抵抗器２の他端
は霜′圧端子５に接続され、開閉器３の他端は接地端子
６に接続されている。また、オープンコレクタ出力ＮＡ
ＮＤゲート１の出力端は出力端子７に接続されている。
図示せぬ所定の電圧源に接続される袖°圧端子、ｄは図
示せぬアースラインなどに接続される接地端子、７は図
示せぬ次段に接続される出力端子である。そして、オー
プンコレクタ出力ＮＡＮＤゲート１の一方の入力端は入
力端子４に接続され、オープンコレクタ出力ＮＡＮＤゲ
ート１の他方の入力端はプルアップ抵抗器２と開閉器３
の各一端に接続されている。プルアップ抵抗器２の他端
は霜′圧端子５に接続され、開閉器３の他端は接地端子
６に接続されている。また、オープンコレクタ出力ＮＡ
ＮＤゲート１の出力端は出力端子７に接続されている。
このように植成した本発明の一実施例についてその動作
を説明する。まず、図面に示す通り、デジタル回路の出
力装置において、開閉器３が開いている場合、オープン
コレクタ出力ＮＡＮＤゲート１の入力端には、プルアッ
プ抵抗２を介して電圧端子５から所定の重圧が印加され
ているので、この出力装置は入力端子４の信号を受け入
れて安定に動作し、出力端子７から信号を送り出すこと
になる。つぎに、開閉器３が閉じている場合、オープン
コレクタ出力ＮＡＮＤゲート１の他方の入力端は開閉器
３を介してコ夛地端子６に接続されるので、たとえ電源
電圧が動作非保証電圧になったとしても、オープンコレ
クタ出力ＮＡＮＤゲート１の出力は”Ｈ”状態となり、
したがって出力端子７には不要なパルスが送シ出されな
いことになる。すなわち、このような場合でも、オープ
ンコレクタ出力ＮＡＮＤゲート１は不要なパルスを発生
することはない。
を説明する。まず、図面に示す通り、デジタル回路の出
力装置において、開閉器３が開いている場合、オープン
コレクタ出力ＮＡＮＤゲート１の入力端には、プルアッ
プ抵抗２を介して電圧端子５から所定の重圧が印加され
ているので、この出力装置は入力端子４の信号を受け入
れて安定に動作し、出力端子７から信号を送り出すこと
になる。つぎに、開閉器３が閉じている場合、オープン
コレクタ出力ＮＡＮＤゲート１の他方の入力端は開閉器
３を介してコ夛地端子６に接続されるので、たとえ電源
電圧が動作非保証電圧になったとしても、オープンコレ
クタ出力ＮＡＮＤゲート１の出力は”Ｈ”状態となり、
したがって出力端子７には不要なパルスが送シ出されな
いことになる。すなわち、このような場合でも、オープ
ンコレクタ出力ＮＡＮＤゲート１は不要なパルスを発生
することはない。
本発明はオープンコレクタ出力ＮＡＮ’ｌ）ゲートと抵
抗器と開閉器とを具備し、該ゲートの一方の入力端に信
号源を接続し、該ゲートの他方の入力端に該抵抗器と開
閉器の各一端を接続し、該抵抗器と開閉器の各他端にそ
れぞれ所定の電圧源と接地端を接続し、該ゲートの出力
端より信号を得るようにしたので、電源電圧が動作非保
証電圧になっても、不要なパルスを発生しないデジタル
回路の出力装置を提供することができる。
抗器と開閉器とを具備し、該ゲートの一方の入力端に信
号源を接続し、該ゲートの他方の入力端に該抵抗器と開
閉器の各一端を接続し、該抵抗器と開閉器の各他端にそ
れぞれ所定の電圧源と接地端を接続し、該ゲートの出力
端より信号を得るようにしたので、電源電圧が動作非保
証電圧になっても、不要なパルスを発生しないデジタル
回路の出力装置を提供することができる。
図面は本発明の一実施例を示すブロック図である。
１＠・・・オープンコレクタ出力ＮＡＮＤゲート、２・
ＩＩ＋１０プルアップ抵抗器、３會・・・開閉器。
ＩＩ＋１０プルアップ抵抗器、３會・・・開閉器。
Claims (1)
- オープンコレクタ出力ＮＡＮＤゲートと抵抗器と開閉器
とを具備し、該ゲートの一方の入力端に信号源を接続し
、該ゲートの他方の入力端に該抵抗器と開閉器の各一端
を接続し、該抵抗器と開閉器の各他端にそれぞれ所定の
電圧源と接地端を接続し、該ゲートの出力端よシ信号を
得ることを特徴とするデジタル回路の出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249181A JPS60137128A (ja) | 1983-12-26 | 1983-12-26 | デジタル回路の出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249181A JPS60137128A (ja) | 1983-12-26 | 1983-12-26 | デジタル回路の出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137128A true JPS60137128A (ja) | 1985-07-20 |
Family
ID=17189103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249181A Pending JPS60137128A (ja) | 1983-12-26 | 1983-12-26 | デジタル回路の出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137128A (ja) |
-
1983
- 1983-12-26 JP JP58249181A patent/JPS60137128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01200819A (ja) | メモリ集積回路 | |
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| US5086441A (en) | Frequency divider circuit | |
| US4355246A (en) | Transistor-transistor logic circuit | |
| EP0342735B1 (en) | Circuit for generating a pulse-shaped signal | |
| US3448388A (en) | Strobe gate circuit | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| US5319262A (en) | Low power TTL/CMOS receiver circuit | |
| JPH03175730A (ja) | 出力バツフア | |
| JPS61129916A (ja) | 遅延回路 | |
| JP3147955B2 (ja) | 半導体装置 | |
| JPS60116223A (ja) | ドライステ−トゲ−トの保護回路 | |
| EP0385018A2 (en) | MOS analog amplifier | |
| JP2728430B2 (ja) | 半導体集積回路 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JPS63311817A (ja) | 入出力バツフア回路 | |
| JPS60242724A (ja) | 集積論理回路 | |
| JPH0244914A (ja) | 半導体装置の入力回路 | |
| JPH063870B2 (ja) | 出力回路 | |
| JPS63217711A (ja) | パルス幅制御回路 | |
| JPS598429A (ja) | 電流駆動回路 | |
| JPH0588010B2 (ja) | ||
| JPH06334509A (ja) | トライステートバスプルアップ回路 | |
| JPH04237209A (ja) | 単安定マルチバイブレータ回路 | |
| JPH05226970A (ja) | プログラマブル・ディレー・ライン装置 |