JPS5933200U - 半導体集積回路素子 - Google Patents

半導体集積回路素子

Info

Publication number
JPS5933200U
JPS5933200U JP1982125587U JP12558782U JPS5933200U JP S5933200 U JPS5933200 U JP S5933200U JP 1982125587 U JP1982125587 U JP 1982125587U JP 12558782 U JP12558782 U JP 12558782U JP S5933200 U JPS5933200 U JP S5933200U
Authority
JP
Japan
Prior art keywords
memory
semiconductor integrated
integrated circuit
circuit
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1982125587U
Other languages
English (en)
Other versions
JPS6220960Y2 (ja
Inventor
和彦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1982125587U priority Critical patent/JPS5933200U/ja
Publication of JPS5933200U publication Critical patent/JPS5933200U/ja
Application granted granted Critical
Publication of JPS6220960Y2 publication Critical patent/JPS6220960Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案により構成される半導体集積回路素子の
一実施例を示すブロック図、第２図は動作説明のために
第１図より抜き出した具体回路とその周辺部とを示す説
明図、第３図はテストの手゛順を示す説明図である。 １・・・・・・中央処理装置（ＣＰＵ）、２・・・・・
・データメモＩＪ　（ＲＡＭ）、３・・・入出力装置（
Ｉｌｏ）、４・・・・・・外部読出回路（ＲＴＯ）、５
・・・・・・プログラムメモリ（ＲＯＭ）、６・・・・
・・飛び先番地レジスタ（ＪＭＰ）、７・・・・・・先
頭番地レジスタ（ＳＴＡ）、８・・・・・・切換回路（
ＥＸＣ）、９・・・・・・プログラムカウンタ（ＰＣ）
、１０・・・・・・アドレスデコーダ（ＡＤ）、１１・
・・・・・ロード信号（ＬＤ）、１２・・・・・・イン
クリメント信号（ＩＮＣ）、１３・・・・・・テスト信
号（ＴＥＳＴ入　１４・・・・・・内部バス、１５・・
・・・・番地信号、５０・・・・・・メモリ出力制御回
路（ＭＯＣ）。

Claims (1)

    【実用新案登録請求の範囲】
  1. データを格納するメモリと、第１の信号により前記メモ
    リから指定された格納済データを出力させるメモリ出力
    制御回路と、前記格納済データを外部へ連続出力する外
    部読出回路と、前記連続出力される前記格納済データの
    前記メモリにおける先頭番地情報を格納する先頭番地格
    納回路と、第２の信号により通常の使用モードの番地情
    報から前記先頭番地情報へ切換えると共に前記連続出力
    を指示する切換回路とを含むことを特徴とする半導体集
    積回路素子。
JP1982125587U 1982-08-19 1982-08-19 半導体集積回路素子 Granted JPS5933200U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982125587U JPS5933200U (ja) 1982-08-19 1982-08-19 半導体集積回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982125587U JPS5933200U (ja) 1982-08-19 1982-08-19 半導体集積回路素子

Publications (2)

Publication Number Publication Date
JPS5933200U true JPS5933200U (ja) 1984-03-01
JPS6220960Y2 JPS6220960Y2 (ja) 1987-05-27

Family

ID=30285864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982125587U Granted JPS5933200U (ja) 1982-08-19 1982-08-19 半導体集積回路素子

Country Status (1)

Country Link
JP (1) JPS5933200U (ja)

Also Published As

Publication number Publication date
JPS6220960Y2 (ja) 1987-05-27

Similar Documents

Publication Publication Date Title
JPS5933200U (ja) 半導体集積回路素子
JPS60100807U (ja) マイクロコンピユ−タを用いた制御装置
JPS6125644U (ja) マイクロコンピユ−タ
JPH04237346A (ja) マイクロプロセッサシステム
JPH0333934A (ja) レジスタ退避復帰方式
JP2503838Y2 (ja) マイクロプロセッサ装置
JPS6065843U (ja) メモリアドレス拡張回路
JPS6139126A (ja) 磁気テ−プ記録装置
JPS59142839U (ja) プログラムの複写防止装置
JPS61643U (ja) デ−タ入力装置
JPH05151369A (ja) 集積回路
JPS61161558A (ja) 電子計算機
JPS5839650U (ja) 判定装置
JPS59138960U (ja) レジスタ読出し装置
JPS60140144U (ja) 情報処理装置
JPS6368027U (ja)
JPS5815203U (ja) プログラマブル・コントロ−ラ
JPS60153057U (ja) フアクシミリ装置
JPH0452247U (ja)
JPS6087050U (ja) デ−タ転送制御装置
JPH01219930A (ja) 間接アドレス方式の割り込み制御回路装置
JPH02281349A (ja) マイクロコンピュータ
JPS6047057U (ja) 周辺制御装置
JPS59176976U (ja) Ｉｃ試験装置
JPS59108906U (ja) 制御装置の仕様デ−タ表示装置