JPS60141008A - 波形操作回路 - Google Patents
波形操作回路Info
- Publication number
- JPS60141008A JPS60141008A JP24922883A JP24922883A JPS60141008A JP S60141008 A JPS60141008 A JP S60141008A JP 24922883 A JP24922883 A JP 24922883A JP 24922883 A JP24922883 A JP 24922883A JP S60141008 A JPS60141008 A JP S60141008A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transistor
- capacitor
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディジタル信号送出回路に係シ、特に信号の立
上シと立下シを緩やかにすることによりて回線間の漏話
を減少させるだめの波形操作回路に関するものでちる。
上シと立下シを緩やかにすることによりて回線間の漏話
を減少させるだめの波形操作回路に関するものでちる。
従来技術と問題点
回線間の漏話量を少くするために、信号の立上シ、立下
シを緩やかにする波形操作回路としては、コンデンサの
充放電を利用してこのような波形操作を行う回路が一般
に用いられている。
シを緩やかにする波形操作回路としては、コンデンサの
充放電を利用してこのような波形操作を行う回路が一般
に用いられている。
第１図は従来の波形操作回路の構成を示したものである
。同図において、 （ｌｈ〜Ｑ４はトランジスタ、Ｄ
Ｉ ＋ Ｄ２はダイオード、Ｒ１〜Ｒ５は抵抗、Ｃはコ
ンデンサ、Ｔはトランスである。
。同図において、 （ｌｈ〜Ｑ４はトランジスタ、Ｄ
Ｉ ＋ Ｄ２はダイオード、Ｒ１〜Ｒ５は抵抗、Ｃはコ
ンデンサ、Ｔはトランスである。
また第２図は第１図の波形操作回路における各部信号を
示している。同図において、ＶＸＮは入力信号、ＶＩＮ
′は入力抵抗ＥＩＮとダイオードＤ１の接続点の信号、
ＶｌはトランジスタＱ１のコレクタの信号、Ｖｌはトラ
ンジスタＱｓのエミッタの信号、ＶＯＵＴはトランジス
タＱ４のコレクタの信号％ Ｉ’＋１：ＵＴはトランス
Ｔの２次側の信号であって、これらの各信号は同じ符号
によって、第１図中の対応する位置にも示されている。
示している。同図において、ＶＸＮは入力信号、ＶＩＮ
′は入力抵抗ＥＩＮとダイオードＤ１の接続点の信号、
ＶｌはトランジスタＱ１のコレクタの信号、Ｖｌはトラ
ンジスタＱｓのエミッタの信号、ＶＯＵＴはトランジス
タＱ４のコレクタの信号％ Ｉ’＋１：ＵＴはトランス
Ｔの２次側の信号であって、これらの各信号は同じ符号
によって、第１図中の対応する位置にも示されている。
まずコンデンサＣを無視して考えると、入力信号ｖ、Ｎ
１）Ｘ’ｐｚイレペル（例えば５Ｖ ）のときは、トラ
ンシスタＱ１は導通する。トランジスタＱ＋カ導通状態
のときそのベース電圧はＩ’ＢＢ （ＶＢＥはベースエ
ミッタ電圧！０．７７）でアシ、一方、抵抗Ｒ１＝Ｂ２
に選ばれているので、信号Ｖｌｌｊは２ＶＢＢとなる。
１）Ｘ’ｐｚイレペル（例えば５Ｖ ）のときは、トラ
ンシスタＱ１は導通する。トランジスタＱ＋カ導通状態
のときそのベース電圧はＩ’ＢＢ （ＶＢＥはベースエ
ミッタ電圧！０．７７）でアシ、一方、抵抗Ｒ１＝Ｂ２
に選ばれているので、信号Ｖｌｌｊは２ＶＢＢとなる。
このとき信号Ｖ１は、信号Ｖ１′よシダイオードＤ１の
順方向電圧降下（＝Ｖｎｎ）分だけ低い値、すなわちＶ
ＢＩＩとなって安定する。さらに信号Ｖ２は、信号Ｖ１
よシトランジスタＱ３のＶＢＢだけ低く、従ってＯＹで
ある。従ってトランジスタＱ４はベース電圧がＯＶとな
って遮断され、コレクタにおける信号ＶＣｍは電源電圧
（ｓｙンでおる。
順方向電圧降下（＝Ｖｎｎ）分だけ低い値、すなわちＶ
ＢＩＩとなって安定する。さらに信号Ｖ２は、信号Ｖ１
よシトランジスタＱ３のＶＢＢだけ低く、従ってＯＹで
ある。従ってトランジスタＱ４はベース電圧がＯＶとな
って遮断され、コレクタにおける信号ＶＣｍは電源電圧
（ｓｙンでおる。
次に入力信号ＷＩＮがローレベルのときは、トランジス
タＱ１は遮断され、従ってそのコレクタにおける信号Ｖ
１は上昇する。これによってトランジスタＱ５は導通し
、そのエミ、りの信号Ｙ２も上昇し、これによりてトラ
ンジスタＱ４も導通スる。トランジスタＱ４が導通する
ときのベース電圧はＶＢＢであル、一方、抵抗Ｅ、＝Ｒ
，に選ばれているので、信号Ｖ２は２ＶＢＨとなる。前
述のようにトランジスタＱ３は導通状態にあるので、そ
のベースにおける信号Ｖ１は信号Ｖ２よ’） ＶＢＥだ
け高く、従って信号Ｖ１は５ＶＢＢである。信号Ｖ１が
これよシ高くなろうとすると、トランジスタＱ４のベー
ス電位が上昇し従ってトランジスタＱ４のコレクタ電圧
は低下しようとするが、これによってトランジスタＱ２
１ ダイオードＤ２を経て信号Ｖ１が引き下げられ、従
って信号Ｖ１は３ＹＢＥで安定する。この状態では、ト
ランジスタＱ４のコレクタの信号ＶＯＵＴは信号Ｖ１よ
シダイオードＤ２．トランジスタＱ２の’Ｇ’ＢＢ分だ
け低い値で安定し、その値はＶＢＢである。
タＱ１は遮断され、従ってそのコレクタにおける信号Ｖ
１は上昇する。これによってトランジスタＱ５は導通し
、そのエミ、りの信号Ｙ２も上昇し、これによりてトラ
ンジスタＱ４も導通スる。トランジスタＱ４が導通する
ときのベース電圧はＶＢＢであル、一方、抵抗Ｅ、＝Ｒ
，に選ばれているので、信号Ｖ２は２ＶＢＨとなる。前
述のようにトランジスタＱ３は導通状態にあるので、そ
のベースにおける信号Ｖ１は信号Ｖ２よ’） ＶＢＥだ
け高く、従って信号Ｖ１は５ＶＢＢである。信号Ｖ１が
これよシ高くなろうとすると、トランジスタＱ４のベー
ス電位が上昇し従ってトランジスタＱ４のコレクタ電圧
は低下しようとするが、これによってトランジスタＱ２
１ ダイオードＤ２を経て信号Ｖ１が引き下げられ、従
って信号Ｖ１は３ＹＢＥで安定する。この状態では、ト
ランジスタＱ４のコレクタの信号ＶＯＵＴは信号Ｖ１よ
シダイオードＤ２．トランジスタＱ２の’Ｇ’ＢＢ分だ
け低い値で安定し、その値はＶＢＢである。
以上の動作を行うことによって、トランジスタＱ４のコ
レクタの信号ＶＯＵＴは、入力信号Ｔ’ＩＮがノ・イレ
ペルのとき電源電圧（５Ｙ）、ローレベルのと’＠ Ｖ
ＢＢ （０，７１’）のパルスとなシ、従ってトランス
Ｔの２次側の信号ＶＯＵＴはｏｖと４．５Ｖのノくルス
となる。
レクタの信号ＶＯＵＴは、入力信号Ｔ’ＩＮがノ・イレ
ペルのとき電源電圧（５Ｙ）、ローレベルのと’＠ Ｖ
ＢＢ （０，７１’）のパルスとなシ、従ってトランス
Ｔの２次側の信号ＶＯＵＴはｏｖと４．５Ｖのノくルス
となる。
第６図は第１図に示された波形操作回路の応用例を示し
ている。同図におμて（α）は構成を示し、（ｂ）は出
力信号を示している。第３図（ωに示すように、第１図
において鎖線内に示された回路部分と同様の構成を有す
る回路１，２を組合わせて、５に示すトランスによって
それぞれの出力を互に逆極性になるように結合し、それ
ぞれの入力に同極性のパルス入力を与えることによって
、第３図（６）に示すようなバイポーラ信号からなる出
力ＶＯを、トランス３０２次側から送出することかでき
る。
ている。同図におμて（α）は構成を示し、（ｂ）は出
力信号を示している。第３図（ωに示すように、第１図
において鎖線内に示された回路部分と同様の構成を有す
る回路１，２を組合わせて、５に示すトランスによって
それぞれの出力を互に逆極性になるように結合し、それ
ぞれの入力に同極性のパルス入力を与えることによって
、第３図（６）に示すようなバイポーラ信号からなる出
力ＶＯを、トランス３０２次側から送出することかでき
る。
一方コンデンサＣを考慮した場合は、コンデンサの性質
としてコンデンサ内に電荷の移動が々ければ、コンデン
サの両端の電圧は保持されるので、第１図に示すごとく
コンデンサＣを信号Ｖ１とその反転信号である信号Ｉ’
ＯＵＴとの間に設けることによって、信号Ｖ１がハイレ
ベルカラローレベルニ遷移する場合は、信号Ｖ２が低下
しトランジスタＱ４のベース電位が低下する。従りてト
ランジスタＱ４のコレクタの信号ＶＯＵＴは上昇しよう
とするが、このともコンデンサＣを経て信号Ｖ１が押し
上げられようとする。
としてコンデンサ内に電荷の移動が々ければ、コンデン
サの両端の電圧は保持されるので、第１図に示すごとく
コンデンサＣを信号Ｖ１とその反転信号である信号Ｉ’
ＯＵＴとの間に設けることによって、信号Ｖ１がハイレ
ベルカラローレベルニ遷移する場合は、信号Ｖ２が低下
しトランジスタＱ４のベース電位が低下する。従りてト
ランジスタＱ４のコレクタの信号ＶＯＵＴは上昇しよう
とするが、このともコンデンサＣを経て信号Ｖ１が押し
上げられようとする。
また信号Ｖ１がローレベルからハイレベルに遷移する場
合は、上述と逆に信号Ｖ１が上昇しようとすると、トラ
ンジスタＱ４のコレクタの信号ＶＯＵＴが下降しようと
し、コンデンサＣを経て信号Ｖ１が引き下げられようと
する。
合は、上述と逆に信号Ｖ１が上昇しようとすると、トラ
ンジスタＱ４のコレクタの信号ＶＯＵＴが下降しようと
し、コンデンサＣを経て信号Ｖ１が引き下げられようと
する。
第１図の回路においては、このようなミラー効果に基づ
くフィードバック作用が生じて、信号ＶＯＵＴの立上シ
、立下９時間が長くなる。この場合の遷移時間はコンデ
ンサＣの充放電の時定数によって決定される。
くフィードバック作用が生じて、信号ＶＯＵＴの立上シ
、立下９時間が長くなる。この場合の遷移時間はコンデ
ンサＣの充放電の時定数によって決定される。
第１図の回路においては、コンデンサＣにおける充電径
路ＬＰｔは抵抗Ｒ５，コンデンサＣ，）ツンジスタＱ４
を経るものであシ、放電径路ｒ、ｐ２はトランスＴの１
次側、コンデンサＣ，トランジスタＱ１を経るものであ
って、それぞれの時定数も同一でない。そのため第４図
に示すように、トランジスタＱ４のコレクタ信号ＶＯＵ
ＴおよびトランスＴの２次側における出力信号ｖｏｕ”
：は立上少時間Ｔ１が立下少時間Ｔ２よシ長くなって、
アンバツンスとなる。
路ＬＰｔは抵抗Ｒ５，コンデンサＣ，）ツンジスタＱ４
を経るものであシ、放電径路ｒ、ｐ２はトランスＴの１
次側、コンデンサＣ，トランジスタＱ１を経るものであ
って、それぞれの時定数も同一でない。そのため第４図
に示すように、トランジスタＱ４のコレクタ信号ＶＯＵ
ＴおよびトランスＴの２次側における出力信号ｖｏｕ”
：は立上少時間Ｔ１が立下少時間Ｔ２よシ長くなって、
アンバツンスとなる。
発明の目的
本発明は、このような従来技術の問題点を解決しようと
するものであって、その目的は出カッくルスの立上少時
間と立下少時間に差を生じることがない波形操作回路を
提供することにある。
するものであって、その目的は出カッくルスの立上少時
間と立下少時間に差を生じることがない波形操作回路を
提供することにある。
発明の構成
本発明の波形操作回路は、矩形波信号の立上シおよび立
下シを鈍化する時定数回路におけるコンデンサの充放電
電流の径路に、充電時と放電時とでインピーダンスを異
にする回路を挿入し、このインピーダンス値を適当に選
ぶことによって、出力波形における立上少時間と立下少
時間とを等しくするようにしだものである。
下シを鈍化する時定数回路におけるコンデンサの充放電
電流の径路に、充電時と放電時とでインピーダンスを異
にする回路を挿入し、このインピーダンス値を適当に選
ぶことによって、出力波形における立上少時間と立下少
時間とを等しくするようにしだものである。
発明の実施例
第５図は本発明の波形操作回路の一実施例の構成を示し
ている。同図は第３図に対応してバイポーラ信号送出回
路を構成した場合を示し、鎖線で囲んで示された回路１
１．１２は同様な構成を有しておシ、それぞれの出力は
トランス１６によって互に逆極性に結合されて、バイポ
ーラ信号からなる出力Ｖｏを得るごとく構成されている
。また同図において出力はトランス１６によって互に逆
極性に結合されて、バイポーラ信号からなる出力Ｖ。を
得るごとく構成されている。また同図において、第１図
におけると同じ部分は同じ番号で示されておシ、Ｑ５は
トランジスタ、Ｒ６，Ｒ，は抵抗である。
ている。同図は第３図に対応してバイポーラ信号送出回
路を構成した場合を示し、鎖線で囲んで示された回路１
１．１２は同様な構成を有しておシ、それぞれの出力は
トランス１６によって互に逆極性に結合されて、バイポ
ーラ信号からなる出力Ｖｏを得るごとく構成されている
。また同図において出力はトランス１６によって互に逆
極性に結合されて、バイポーラ信号からなる出力Ｖ。を
得るごとく構成されている。また同図において、第１図
におけると同じ部分は同じ番号で示されておシ、Ｑ５は
トランジスタ、Ｒ６，Ｒ，は抵抗である。
本発明の波形操作回路は、コンデンサＣの充放電経路に
抵抗Ｅ ６ ＋ Ｒ７およびトランジスタＱ５からなる
回路を挿入し、この回路のインピーダンスが出力信号ｖ
ｏｕ’ｊの立上シ時（入力信号ＶＩＮの立下シ時）小さ
く 、ＶＯＵＴの立下シ時（ＶｒＮの立上シ時）大きく
なることによって、コンデンサＣの充放電時定数のバラ
ンスをとるようにしたものである。
抵抗Ｅ ６ ＋ Ｒ７およびトランジスタＱ５からなる
回路を挿入し、この回路のインピーダンスが出力信号ｖ
ｏｕ’ｊの立上シ時（入力信号ＶＩＮの立下シ時）小さ
く 、ＶＯＵＴの立下シ時（ＶｒＮの立上シ時）大きく
なることによって、コンデンサＣの充放電時定数のバラ
ンスをとるようにしたものである。
第５図において、トランジスタＱ５は入力信号Ｔ’ＩＮ
がローレベルに遷移しトランジスタＱ４が導通して、抵
抗Ｒ５を経てコンデンサＣに充電電流が流れるとき、抵
抗Ｒ７の電圧降下によってベースバイアスを与えられて
導通する。これによりて抵抗Ｒ６とトランジスタＱ５の
並列回路のインピーダンスが小さくなる。一方、入力信
号ＶＩＮがノ・イレベルに遷移してトランジスタＱ４が
遮断され、トランジスタＱ。
がローレベルに遷移しトランジスタＱ４が導通して、抵
抗Ｒ５を経てコンデンサＣに充電電流が流れるとき、抵
抗Ｒ７の電圧降下によってベースバイアスを与えられて
導通する。これによりて抵抗Ｒ６とトランジスタＱ５の
並列回路のインピーダンスが小さくなる。一方、入力信
号ＶＩＮがノ・イレベルに遷移してトランジスタＱ４が
遮断され、トランジスタＱ。
を経てコンデンサＣの放電電流が流れるときは、トラン
ジスタＱ５は遮断状態で６Ｄ従９て抵抗Ｒ６とトランジ
スタＱ５の並列回路のインピーダンスハ変化しない。
ジスタＱ５は遮断状態で６Ｄ従９て抵抗Ｒ６とトランジ
スタＱ５の並列回路のインピーダンスハ変化しない。
第６図は第５図の回路において付加されたトランジスタ
Ｑ５および抵抗Ｒ５〜Ｒ７からなる回路の機能を表わす
図である。同図において、α、６．ｃは第５図における
同じ符号に対応し、ＤはトランジスタＱ５の機能を代表
するダイオードでありで、その順方向電圧降下αは、α
＝ＶＢｗ−ＩＲ７（’Ｉ’ＢＥはトランジスタＱ５のベ
ースエミッタ電圧、Ｉは抵抗Ｒ７の電流）である。
Ｑ５および抵抗Ｒ５〜Ｒ７からなる回路の機能を表わす
図である。同図において、α、６．ｃは第５図における
同じ符号に対応し、ＤはトランジスタＱ５の機能を代表
するダイオードでありで、その順方向電圧降下αは、α
＝ＶＢｗ−ＩＲ７（’Ｉ’ＢＥはトランジスタＱ５のベ
ースエミッタ電圧、Ｉは抵抗Ｒ７の電流）である。
第５図の回路においては、コンデンサＣの充電径路ＬＰ
、’における時定数は（Ｒ５＋Ｒ，＋ ）ランジスタＱ
４のオン抵抗）ＸＣでアシ、放電径路ｒ、ｒｐ２′にお
ける時定数は（Ｒ６＋トランジスタＱ１のオン抵抗）Ｘ
Ｃである。従って抵抗Ｒ６の値を適当に選ぶことにより
て、充電時と放電時の時定数を等しくすることができ、
これによって出力信号ＶＯＵＴの立上少時間と立下少時
間とを等しくすることができる。
、’における時定数は（Ｒ５＋Ｒ，＋ ）ランジスタＱ
４のオン抵抗）ＸＣでアシ、放電径路ｒ、ｒｐ２′にお
ける時定数は（Ｒ６＋トランジスタＱ１のオン抵抗）Ｘ
Ｃである。従って抵抗Ｒ６の値を適当に選ぶことにより
て、充電時と放電時の時定数を等しくすることができ、
これによって出力信号ＶＯＵＴの立上少時間と立下少時
間とを等しくすることができる。
この際トランジスタＱ５の導通時における順方向電圧降
下αが小さいほど、トランジスタＱ５のオン抵抗が小さ
くなって、抵抗Ｒ６の短絡が完全に行われるので、トラ
ンジスタの飽和条件を考慮して前述のα＝ＶＢ、、−Ｉ
Ｒ，の関係から、電圧降下αがなるべく小さくなるよう
に回路条件を決定することが望ましい。
下αが小さいほど、トランジスタＱ５のオン抵抗が小さ
くなって、抵抗Ｒ６の短絡が完全に行われるので、トラ
ンジスタの飽和条件を考慮して前述のα＝ＶＢ、、−Ｉ
Ｒ，の関係から、電圧降下αがなるべく小さくなるよう
に回路条件を決定することが望ましい。
第７図は第５図の波形操作回路によるバイポーラ信号出
力波形の一例を示している。同図において、正極性パル
スの立上少時間１１′、立下シ時間１２′、および負極
性パルスの立上少時間１３′、立下シ時間Ｔ４はすべて
等しいことが示されている。
力波形の一例を示している。同図において、正極性パル
スの立上少時間１１′、立下シ時間１２′、および負極
性パルスの立上少時間１３′、立下シ時間Ｔ４はすべて
等しいことが示されている。
第８図は本発明の波形操作回路の他の実施例を示す要部
構成図である。同図においては本発明による付加回路の
部分だけが示されておシ、同図におけるＧ、 ６．６の
各点を第５図における同じ符号に対応させて置換するこ
とができるものである。第８図において、第５図におけ
ると同じ部分は同じ番号で示されておシ、Ｑ６はトラン
ジスタ、Ｄ３はダイオード、 Ｒ８，Ｒ，、Ｒｌｏは抵
抗である。
構成図である。同図においては本発明による付加回路の
部分だけが示されておシ、同図におけるＧ、 ６．６の
各点を第５図における同じ符号に対応させて置換するこ
とができるものである。第８図において、第５図におけ
ると同じ部分は同じ番号で示されておシ、Ｑ６はトラン
ジスタ、Ｄ３はダイオード、 Ｒ８，Ｒ，、Ｒｌｏは抵
抗である。
また第９図は第８図に示された付加回路の機能を表わす
図である。同図においてＶはトランジスタＱ６ｒダイオ
ードＤ３．抵抗Ｒ８＋ ４ ｒ ＲＴＧによって形成さ
れる定電圧源を示し、Ｖ ＝ ＲＢ／Ｂｐ ＶＢＢ （
ＶＢＥはトランジスタＱ６のベースエミ、ツタ電圧）で
ある。
図である。同図においてＶはトランジスタＱ６ｒダイオ
ードＤ３．抵抗Ｒ８＋ ４ ｒ ＲＴＧによって形成さ
れる定電圧源を示し、Ｖ ＝ ＲＢ／Ｂｐ ＶＢＢ （
ＶＢＥはトランジスタＱ６のベースエミ、ツタ電圧）で
ある。
第８図の実施例によればコンデンサＣの充電時定電圧源
ＶによってトランジスタＱ５が導通するが、この場合ト
ランジスタＱ５の電圧降下α＝ ｖＢＥ−ｖであって、
抵抗Ｒ５の値に拘らず一定である。従って第８図の回路
を用いた場合は、電源電圧ＶａＣを変えた場合でも抵抗
Ｒ５の値を変える必要がなく、調輩が不要になる利点が
ある。
ＶによってトランジスタＱ５が導通するが、この場合ト
ランジスタＱ５の電圧降下α＝ ｖＢＥ−ｖであって、
抵抗Ｒ５の値に拘らず一定である。従って第８図の回路
を用いた場合は、電源電圧ＶａＣを変えた場合でも抵抗
Ｒ５の値を変える必要がなく、調輩が不要になる利点が
ある。
発明の詳細
な説明したように本発明の波形操作回路によれば、矩形
波信号の立上シおよび立下シを鈍化するための時定数回
路におけるコンデンサの充放電電流径路に、充電時と放
電時とで異なるインピーダンスを呈する回路を挿入し、
このインピーダンス値を選定することによって出力波形
の立上シと立下シの時間を等しくするようにしたので、
矩形波信号を入力することによって立上シと立下シの鈍
化の程度がバランスした波形の出力が得られる波形操作
回路を実現することができる。
波信号の立上シおよび立下シを鈍化するための時定数回
路におけるコンデンサの充放電電流径路に、充電時と放
電時とで異なるインピーダンスを呈する回路を挿入し、
このインピーダンス値を選定することによって出力波形
の立上シと立下シの時間を等しくするようにしたので、
矩形波信号を入力することによって立上シと立下シの鈍
化の程度がバランスした波形の出力が得られる波形操作
回路を実現することができる。
第１図は従来の波形操作回路の構成全示す図、第２図は
第１図の回路における各部信号を示すタイムチャート、
第３図は第１図の回路を用いたバイポーラ信号送出回路
の構成を示す図、第４図は第１図の波形操作回路におけ
る出力信号波形を示す図、第５図は本発明の波形操作回
路の一実施例の構成を示す図、第６図は第５図の回路に
おける付加回路の機能を表わす図、第７図は本発明の波
形操作回路における出力波形の一例を示す図、第８図は
本発明の波形操作回路の他の実施例を示す要部構成図、
第９図は第８図の回路の機能を表わす図である。 ０１〜Ｑ６・・・トランジスタ、Ｄ１〜Ｄ３・・・ダイ
オード、Ｒ１〜Ｂ、。・・・抵抗、Ｃ・・・コンデンサ
、Ｔ・・・トランス特許出願人富士通株式会社 代理人 弁理士玉蟲久五部 （外１名）第３図 （ａ） 第４図 ・５ｈｆ め５図 第６図 第７図 第８図 第９図 ン
第１図の回路における各部信号を示すタイムチャート、
第３図は第１図の回路を用いたバイポーラ信号送出回路
の構成を示す図、第４図は第１図の波形操作回路におけ
る出力信号波形を示す図、第５図は本発明の波形操作回
路の一実施例の構成を示す図、第６図は第５図の回路に
おける付加回路の機能を表わす図、第７図は本発明の波
形操作回路における出力波形の一例を示す図、第８図は
本発明の波形操作回路の他の実施例を示す要部構成図、
第９図は第８図の回路の機能を表わす図である。 ０１〜Ｑ６・・・トランジスタ、Ｄ１〜Ｄ３・・・ダイ
オード、Ｒ１〜Ｂ、。・・・抵抗、Ｃ・・・コンデンサ
、Ｔ・・・トランス特許出願人富士通株式会社 代理人 弁理士玉蟲久五部 （外１名）第３図 （ａ） 第４図 ・５ｈｆ め５図 第６図 第７図 第８図 第９図 ン
Claims (1)
- コンデンサを含む時定数回路を有し矩形波信号を入力さ
れたとき該時定数回路によって矩形波信号の立上シおよ
び立下り波形を鈍化して出力するディジタル信号送出装
置における波形操作回路において、該時定数回路におけ
るコンデンサの充放電電流径路に該コンデンサの充電時
と放電時とで異なるインビーダンスを呈する回路を挿入
し、該インピーダンス値の選定によって出力波形の立上
シと立下シの時間を等しくすることを特徴とする波形操
作回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922883A JPS60141008A (ja) | 1983-12-28 | 1983-12-28 | 波形操作回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24922883A JPS60141008A (ja) | 1983-12-28 | 1983-12-28 | 波形操作回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141008A true JPS60141008A (ja) | 1985-07-26 |
Family
ID=17189822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24922883A Pending JPS60141008A (ja) | 1983-12-28 | 1983-12-28 | 波形操作回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141008A (ja) |
-
1983
- 1983-12-28 JP JP24922883A patent/JPS60141008A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320943B2 (ja) | ||
| JPH0448285B2 (ja) | ||
| JPS60141008A (ja) | 波形操作回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US4755739A (en) | Switched direct voltage converter | |
| JPS6316705A (ja) | 増幅器集積回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US6424218B1 (en) | Programmable differential active voltage divider circuit | |
| JP3149907B2 (ja) | フリップフロップ回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH0618318B2 (ja) | トランスミツタ用駆動回路 | |
| JPH0453050Y2 (ja) | ||
| CN115940899A (zh) | 用于调节时钟占空比的电路 | |
| JPS594231A (ja) | 高速論理回路 | |
| JPH0328603Y2 (ja) | ||
| JPH0413310A (ja) | 論理回路 | |
| JPS63158911A (ja) | トランス駆動装置 | |
| JPH0628061A (ja) | 制御電圧生成回路 | |
| JPS5880905A (ja) | 増幅器の電源供給回路 | |
| JPS6075151A (ja) | インタ−フエ−ス装置 | |
| JPH06120786A (ja) | 半導体回路 | |
| JPS58121814A (ja) | 振幅制限回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPS5939119A (ja) | 単安定マルチバイブレ−タ |