JPS60142716A - 電子式交流電圧可変装置 - Google Patents
電子式交流電圧可変装置Info
- Publication number
- JPS60142716A JPS60142716A JP58251206A JP25120683A JPS60142716A JP S60142716 A JPS60142716 A JP S60142716A JP 58251206 A JP58251206 A JP 58251206A JP 25120683 A JP25120683 A JP 25120683A JP S60142716 A JPS60142716 A JP S60142716A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- power supply
- drain
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/445—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は交流電源に接続される比較的軽負荷の２ ペー
ジ 電圧制御を行うもので、主として、誘導電動機の速度制
御、電灯、ヒータ等の電力制御等に適する。
ジ 電圧制御を行うもので、主として、誘導電動機の速度制
御、電灯、ヒータ等の電力制御等に適する。
従来例の構成とその問題点
従来例について第１図〜第３図を用いて説明す。
るＯ
第１図は一般に広く知られる出力電圧可変型単巻変圧器
（以下スライダックと呼ぶ〕全示す。１は交流電源、２
はスライダ叩り、３はスライダック２の出力タップ、４
は負荷である。いまスライダック２の入力に印加さｔｌ
、７’（交流電源１の電源電圧ｖＩは一出力タツブ３の
位置により比例的に減少して、負荷４に負荷電圧ｖＬと
して印加される。
（以下スライダックと呼ぶ〕全示す。１は交流電源、２
はスライダ叩り、３はスライダック２の出力タップ、４
は負荷である。いまスライダック２の入力に印加さｔｌ
、７’（交流電源１の電源電圧ｖＩは一出力タツブ３の
位置により比例的に減少して、負荷４に負荷電圧ｖＬと
して印加される。
電源電圧ｖＩと、負荷電圧ＶＣの様子を・第３図にそれ
ぞれ実線及び破線を用いて示す。
ぞれ実線及び破線を用いて示す。
スライダック２により交流出力電圧全可変する方式は構
造が簡単で・割合安価なため広く使用されているが・欠
点としては・重量が重く、構造が機械的であるため、シ
ステムとして制御するには不適であるということが上げ
られる。また、出力電圧を決定する要因は１機械的な接
触による為、３ ページ 長期信頼性、環境信頼性が低いという問題点もある。
造が簡単で・割合安価なため広く使用されているが・欠
点としては・重量が重く、構造が機械的であるため、シ
ステムとして制御するには不適であるということが上げ
られる。また、出力電圧を決定する要因は１機械的な接
触による為、３ ページ 長期信頼性、環境信頼性が低いという問題点もある。
次に電子式の交流電圧可変方式の一例を第２図に示す。
６．６はダイオード、７ばＮＰＮ）ランジスタ８はＰＮ
Ｐ）ランジスタ、９け固定抵抗器％１゜は可変抵抗器で
ある。１及び４Ｆｉ第１図と共通である。固定抵抗器９
及び可変抵抗器１ｏにより。
Ｐ）ランジスタ、９け固定抵抗器％１゜は可変抵抗器で
ある。１及び４Ｆｉ第１図と共通である。固定抵抗器９
及び可変抵抗器１ｏにより。
ＮＰＮ）ランジスタとＰＮＰ）、ランジスタ８のそれぞ
ｎベース電圧が決定され、エミッタの電位が決定し、従
って負荷４に印加される電圧が決まる□交流電源１の正
相及び逆相にそれぞれのトランジスタ７．８が対応し、
交流電源１と・負荷４に印加される電圧との差、即ち電
圧降下分はトランジスタ７及び８のＶｃＥとして消費さ
れる。ダイオード５及び６はそれぞれのトランジスタ７
．８が逆バイアスさｔｌ、た際のベースコレクタ電流を
阻止する為に必要である。
ｎベース電圧が決定され、エミッタの電位が決定し、従
って負荷４に印加される電圧が決まる□交流電源１の正
相及び逆相にそれぞれのトランジスタ７．８が対応し、
交流電源１と・負荷４に印加される電圧との差、即ち電
圧降下分はトランジスタ７及び８のＶｃＥとして消費さ
れる。ダイオード５及び６はそれぞれのトランジスタ７
．８が逆バイアスさｔｌ、た際のベースコレクタ電流を
阻止する為に必要である。
第２図の回路によっても電源電圧ｖＩ及び負荷電圧ｖＬ
の電圧波形は第３図の様になる。
の電圧波形は第３図の様になる。
特開昭ＧＯ−１４２７１Ｇ（２）
第２図によれば、可変抵抗器１０を可変することにより
負荷電圧ＶＬ２可変することができるが、主に電力消費
を行うトランジスタ７．８が２素子となること・相互の
コレクタに絶縁が必要なこと等により、小型化、低価格
化に限界がある。＝１．たトランジスタ７．８のベース
に入っている可変抵抗器１ｏの両端には負荷電圧ＶＬが
常に印加されており、結局、可変抵抗器１０［は、交流
電源１の電圧Ｖ工相当の耐圧が必要になり、更に出方を
安全可変操作するために絶縁も必要になる。従ってこの
回路をマイクロコンピュータ等を用すてシステム化する
ためには、絶縁、高耐圧の制御素子が必要となり・コン
パクトなシステムには適合しなくなってしまう。
負荷電圧ＶＬ２可変することができるが、主に電力消費
を行うトランジスタ７．８が２素子となること・相互の
コレクタに絶縁が必要なこと等により、小型化、低価格
化に限界がある。＝１．たトランジスタ７．８のベース
に入っている可変抵抗器１ｏの両端には負荷電圧ＶＬが
常に印加されており、結局、可変抵抗器１０［は、交流
電源１の電圧Ｖ工相当の耐圧が必要になり、更に出方を
安全可変操作するために絶縁も必要になる。従ってこの
回路をマイクロコンピュータ等を用すてシステム化する
ためには、絶縁、高耐圧の制御素子が必要となり・コン
パクトなシステムには適合しなくなってしまう。
発明の目的
本発明は上記従来例の問題点全克服し、単純な回路構成
で、システム化も可能な比較的軽負荷を対象とした電力
コントロールを目的とするものである。
で、システム化も可能な比較的軽負荷を対象とした電力
コントロールを目的とするものである。
発明の構成
５ベジ
第１３図に本発明の構成図を示す。
１１はダイオードブリッジ、１２はパｒ７−ＭＯ３ＦＥ
Ｔ（以下ＦＥＴと略す〕である。また１８はダイオード
である。すなわち本発明は、単相交流電源１３より・一
端金負荷４を介し、他端を直接に、それぞれダイオード
ブリッジ１１の交流入力に接続し、前記ダイオードブリ
ッジ１１の直流出力に、前記パワーＭＯ８ＦＥＴのドレ
イン及びソース全接続し、前記ドレイン及びソースに並
列に、固定抵抗器及び可変抵抗器及び１個または複数個
のダイオード１８の直列回路全接続し、更に前記固定抵
抗器及び可変抵抗器の接続点に前記パワーＭＯ８ＦＥＴ
のゲートを接続し、前記パワーＭＯ８ＦＥＴと前記ダイ
オード１８を熱結合し、前記可変抵抗器の抵抗値を可変
することにより、前記負荷に印加される電圧を可変する
構成としたものである。
Ｔ（以下ＦＥＴと略す〕である。また１８はダイオード
である。すなわち本発明は、単相交流電源１３より・一
端金負荷４を介し、他端を直接に、それぞれダイオード
ブリッジ１１の交流入力に接続し、前記ダイオードブリ
ッジ１１の直流出力に、前記パワーＭＯ８ＦＥＴのドレ
イン及びソース全接続し、前記ドレイン及びソースに並
列に、固定抵抗器及び可変抵抗器及び１個または複数個
のダイオード１８の直列回路全接続し、更に前記固定抵
抗器及び可変抵抗器の接続点に前記パワーＭＯ８ＦＥＴ
のゲートを接続し、前記パワーＭＯ８ＦＥＴと前記ダイ
オード１８を熱結合し、前記可変抵抗器の抵抗値を可変
することにより、前記負荷に印加される電圧を可変する
構成としたものである。
実施例の説明
第６図に本発明の前程例全示し、ＮチャンネルのＦＩＥ
Ｔ１２のドレーンソース間には電源電圧Ｖ７６ ページ から負荷電圧ｖＬを差引いた電圧が印加されており（以
下ドレイン電圧ｖＤｓと略す）、ドレイン電圧を固定抵
抗器９と・可変抵抗器１ｏと直流電源Ｖｌ）Ｑで分圧さ
れた電圧がゲートソース間に印加されている（以下ゲー
ト電圧ＶｆｌｒＳと略す〕。
Ｔ１２のドレーンソース間には電源電圧Ｖ７６ ページ から負荷電圧ｖＬを差引いた電圧が印加されており（以
下ドレイン電圧ｖＤｓと略す）、ドレイン電圧を固定抵
抗器９と・可変抵抗器１ｏと直流電源Ｖｌ）Ｑで分圧さ
れた電圧がゲートソース間に印加されている（以下ゲー
ト電圧ＶｆｌｒＳと略す〕。
直流電源ｖＤＣはダイオード１８部、固定抵抗器１６、
コンデンサ１６により構成されており、ゲート電圧ＶＨ
８に直流バイアスを与えている。
コンデンサ１６により構成されており、ゲート電圧ＶＨ
８に直流バイアスを与えている。
第７図、第８図はＦＥ７１２の特性図である。第７図ｕ
Ｉ２）Ｓ−Ｖ（、Ｂ％ｎｋＴｆＯ’Ｉｈ常−ＦＥＴＫは
スレッシュホールド電圧ｖＴＨがあり、ゲルト電圧ｖＧ
ｓがスレッシュホールド電圧ｖＴＨ’に越する、ＯＮ領
域に入ってドレイン電流よりＳが流れる。
Ｉ２）Ｓ−Ｖ（、Ｂ％ｎｋＴｆＯ’Ｉｈ常−ＦＥＴＫは
スレッシュホールド電圧ｖＴＨがあり、ゲルト電圧ｖＧ
ｓがスレッシュホールド電圧ｖＴＨ’に越する、ＯＮ領
域に入ってドレイン電流よりＳが流れる。
第６図に示す直流電源ｖＤ、ａＦ１このスレ・・シュボ
ールド電圧ｖＴＨを補償するもので・適度な留金選択す
ることにより・負荷電圧ｖＬ１７）波形を改善する〇第
８図は・よりＳ ’ＤＳ特性を示す。ゲート電圧ｖ、ｓ
ヲハラメータとして、ドレイン電流より８トドレイン電
圧ｖＤｓの関係がめられる。第７図中の一点鎖線が第４
図に示す回路の動作点を示している〇７ ベージ よりＰはＶ Ｌ ＝ Ｖ １のときのピークドレイン電
流値を示す。ｖｎｐはＶＬ ＝ｏ即ちＶＤｓ ＝ Ｖｌ
ノ（！： キノピークドレイン電圧値を示す。ゲート
電圧’ＧＳＯ値を上昇させるとドレイン電流”ＤＳは増
加方向・ドレイン電圧ｖＤｓは減少方向へ動作点が移動
する。
ールド電圧ｖＴＨを補償するもので・適度な留金選択す
ることにより・負荷電圧ｖＬ１７）波形を改善する〇第
８図は・よりＳ ’ＤＳ特性を示す。ゲート電圧ｖ、ｓ
ヲハラメータとして、ドレイン電流より８トドレイン電
圧ｖＤｓの関係がめられる。第７図中の一点鎖線が第４
図に示す回路の動作点を示している〇７ ベージ よりＰはＶ Ｌ ＝ Ｖ １のときのピークドレイン電
流値を示す。ｖｎｐはＶＬ ＝ｏ即ちＶＤｓ ＝ Ｖｌ
ノ（！： キノピークドレイン電圧値を示す。ゲート
電圧’ＧＳＯ値を上昇させるとドレイン電流”ＤＳは増
加方向・ドレイン電圧ｖＤｓは減少方向へ動作点が移動
する。
更に電源電圧ｖ工は交流電圧であるので、電圧位相によ
り、一点鎖線で示す動作点ラインが第７図の矢印方向に
移動する。
り、一点鎖線で示す動作点ラインが第７図の矢印方向に
移動する。
従って第４図に示す可変抵抗器１０の値をある値にセッ
トすると、工。Ｐ ’ＤＰｅ結ぶ動作点ライン上の一点
に動作黒人がめられる。電源電圧Ｖｌの位相により、動
作点は上記動作黒人とよりｓとｖＤＳの原点を結ぶほぼ
直線上を移動することになる〇 第９図に電源電圧ＶＩと負荷電圧ＶＬの関係を示ス。前
述のゲートのスレッシュホールド電圧ｖＴＨを直流電源
ｖＤｃで補償しているので・負荷電圧ＶＬはほぼ電源電
圧ｖＩに相似している。
トすると、工。Ｐ ’ＤＰｅ結ぶ動作点ライン上の一点
に動作黒人がめられる。電源電圧Ｖｌの位相により、動
作点は上記動作黒人とよりｓとｖＤＳの原点を結ぶほぼ
直線上を移動することになる〇 第９図に電源電圧ＶＩと負荷電圧ＶＬの関係を示ス。前
述のゲートのスレッシュホールド電圧ｖＴＨを直流電源
ｖＤｃで補償しているので・負荷電圧ＶＬはほぼ電源電
圧ｖＩに相似している。
しかし、厳密に解析すると、第９図（ａ）の如く。
特開昭ＧＯ−１４２７１６（３）
直流電源ｖＤｃとが比較的高い値のときは、負荷電圧ｖ
Ｌが高いときは正弦波に近いが、負荷電圧ＶＬが低いと
きは台形波に近くなる。また直流電源ＶＤＣとが比較的
低い値のときは、第９図（ｂ）の様に、負荷電圧ＶＬが
低いときに正弦波に近く、高いときには三角波に近づい
てくる。これはゲートのスレッシュホールド電圧ＶＴＲ
が、ドレイン電流の減少とともに低下するためである。
Ｌが高いときは正弦波に近いが、負荷電圧ＶＬが低いと
きは台形波に近くなる。また直流電源ＶＤＣとが比較的
低い値のときは、第９図（ｂ）の様に、負荷電圧ＶＬが
低いときに正弦波に近く、高いときには三角波に近づい
てくる。これはゲートのスレッシュホールド電圧ＶＴＲ
が、ドレイン電流の減少とともに低下するためである。
即ち、負荷電圧ｖＬの低い領域は、ゲートの直流バイア
ス、つまり直流電゛源ｖＤＣの値も低くてよいという相
関がある。
ス、つまり直流電゛源ｖＤＣの値も低くてよいという相
関がある。
ここでゲートの直流バイアスの電圧補正を実施した例を
第４図に示す。
第４図に示す。
第６図の直流電源ｖＤｃの代わりに、ダイオード部１８
を入几でおり、ゲートのスレ噌シュホールド電圧ｖＴＨ
の補償として・ダイオード部１８の順方向降下電圧ｖＦ
を採用している。
を入几でおり、ゲートのスレ噌シュホールド電圧ｖＴＨ
の補償として・ダイオード部１８の順方向降下電圧ｖＦ
を採用している。
第６図はダイオードのＩ Ｆ Ｖｘｉ特性図でアル。
このＩＦ Ｖｙ特性Ｉｒ！第７図に示す。ＦＥＴ１２の
より５−ｖＧＳ特性に極めてよく近似している。この近
似した両者の特性全組合せて、ＦＥＴ１２のゲ９ ペー
ジ ートのスレッシュホールド電圧ｖＴＨの影響全打消して
いるため、電源電圧ｖ工及び負荷電圧ＶＬの電圧波形を
殆んど近似することができる。この様子を第１０図両に
示す。
より５−ｖＧＳ特性に極めてよく近似している。この近
似した両者の特性全組合せて、ＦＥＴ１２のゲ９ ペー
ジ ートのスレッシュホールド電圧ｖＴＨの影響全打消して
いるため、電源電圧ｖ工及び負荷電圧ＶＬの電圧波形を
殆んど近似することができる。この様子を第１０図両に
示す。
また第１０図（ａ）、 （ｂ）、 （ｃ）にそれぞれド
レイン電圧ＶＤＳ、ゲート電圧ｖＧＳ、ダイオード１８
部の順方向降下電圧ｖｙの波形を示す。順方向降下電圧
ｖＦＯ値がドレイン電圧ＶＤＳの減少とともに減少し、
ゲート電圧”ＧＳも減少している様子を示している。
レイン電圧ＶＤＳ、ゲート電圧ｖＧＳ、ダイオード１８
部の順方向降下電圧ｖｙの波形を示す。順方向降下電圧
ｖＦＯ値がドレイン電圧ＶＤＳの減少とともに減少し、
ゲート電圧”ＧＳも減少している様子を示している。
一般にＦＩＥＴのゲートのスレッシュホールド電圧ＶＴ
Ｒは一定の範囲でバラつぐものが多いが、ダイオード１
８部のダイオードの品種及び個数を調整すれば、スレ９
シユホールド電圧ＶＴＨｆｌ容易に補正することができ
る。
Ｒは一定の範囲でバラつぐものが多いが、ダイオード１
８部のダイオードの品種及び個数を調整すれば、スレ９
シユホールド電圧ＶＴＨｆｌ容易に補正することができ
る。
一方、ＦＥＴ１２（ｄ電力を制御する素子でありドレイ
ン電圧ｖＤＳとして電源電圧ｖ工から負荷電圧Ｖ４，２
差引いた値、ドレイン電流ＩＤＳとして負荷通電電流が
流れる。従−てＦＥＴ１２の消費電力ＰＤｔｒｉＰＤ＝
ＶＤＥ３ｘよりＳとｈＤ、ＦＥｒ１２ｉｏ 、、、、、
！ か゛ら熱となって放電する。従ってＦＥＴ１２には負荷
に応じて放熱版を取付けるが、このときＦＥＴ１２のチ
ップ温度はかなり上昇する。このときＦＲＴｌ ２のゲ
ートのスレッシュホールド電圧ｆｄ第１１図に示す様に
温度特性を持−ており・チップ温度の上昇と共に低下す
る傾向がある０第１１図（ａ）［Ｆ Ｅ Ｔ １２のｒ
ｎｓ−ｙｅｓ特性の温度による変化を示す。第１１図（
ｂ）Ｈドレイン電流を一定としたときのＶＧＳの温度特
性を示す。
ン電圧ｖＤＳとして電源電圧ｖ工から負荷電圧Ｖ４，２
差引いた値、ドレイン電流ＩＤＳとして負荷通電電流が
流れる。従−てＦＥＴ１２の消費電力ＰＤｔｒｉＰＤ＝
ＶＤＥ３ｘよりＳとｈＤ、ＦＥｒ１２ｉｏ 、、、、、
！ か゛ら熱となって放電する。従ってＦＥＴ１２には負荷
に応じて放熱版を取付けるが、このときＦＥＴ１２のチ
ップ温度はかなり上昇する。このときＦＲＴｌ ２のゲ
ートのスレッシュホールド電圧ｆｄ第１１図に示す様に
温度特性を持−ており・チップ温度の上昇と共に低下す
る傾向がある０第１１図（ａ）［Ｆ Ｅ Ｔ １２のｒ
ｎｓ−ｙｅｓ特性の温度による変化を示す。第１１図（
ｂ）Ｈドレイン電流を一定としたときのＶＧＳの温度特
性を示す。
一方、第１２図にダイオードの一般的な順方向降下電圧
ｖＦの温度特性を表している。第１２図（ａ）は温度を
パラメータとしたｘｙ−ｖｌ特性・第１２図（ｂ）はダ
イオードの順方向電流Ｉｙ２一定としたときのｖｙの温
度特性を示す。
ｖＦの温度特性を表している。第１２図（ａ）は温度を
パラメータとしたｘｙ−ｖｌ特性・第１２図（ｂ）はダ
イオードの順方向電流Ｉｙ２一定としたときのｖｙの温
度特性を示す。
第１１図、第１２図かられかる様にＦＥＴ１２のｖＧＳ
及びダイオードのＶＦは同様の温度特性を示しているの
で・これら全熱結合すると・ゲートのスレッシュホール
ド電圧ＶＴＨ■温度補償をすることができる０これ金行
ったのが本発明である。
及びダイオードのＶＦは同様の温度特性を示しているの
で・これら全熱結合すると・ゲートのスレッシュホール
ド電圧ＶＴＨ■温度補償をすることができる０これ金行
ったのが本発明である。
第１３図に本発明の一実施例による回路を示す１１ 、
・−ジ 回路構成は・第４図に示すものと同様であるが。
・−ジ 回路構成は・第４図に示すものと同様であるが。
ダイオード１８部のうちの一本のダイオード１８２ Ｆ
Ｗ Ｔ １２と熱結合している０ここでｖＧＳの温度
変化電圧特性とＶＦの温度変化電圧特性をほぼ一致する
様にダイオード１８を選択する。
Ｗ Ｔ １２と熱結合している０ここでｖＧＳの温度
変化電圧特性とＶＦの温度変化電圧特性をほぼ一致する
様にダイオード１８を選択する。
第１４図ＨＦＥＴ１２とダイオード１８の熱結合の一例
で、ダイオード１８とＦｌ！：Ｔ１２のプラスチックモ
ールドのチップ上部に接着している。
で、ダイオード１８とＦｌ！：Ｔ１２のプラスチックモ
ールドのチップ上部に接着している。
この結果、第１６図に示す負荷電圧特性が得らｎ るｏ
第１５図（ａ）はＦＫＴ１２とダイオード１８部が熱結
合されていない場合、第１６図（ｂ）は熱結合されてい
る場合を示す。
第１５図（ａ）はＦＫＴ１２とダイオード１８部が熱結
合されていない場合、第１６図（ｂ）は熱結合されてい
る場合を示す。
第１５図（ＩＬ）でけＦＫＴｌ ２のチップ温度ＴＱが
上昇すると、負荷電圧ＶＬも上昇する傾向があるが、第
１６図（ｂ）で１ＦＥＴ１２のチーブ温度ＴＣの変化に
もかかわらず、負荷電圧ＶＬは安定している。−発明の
効果 本発明によれば、比較的軽負荷の電力制御全コンパクト
に・安価に提供でき・システム化モ容易にできるという
すぐれた特徴を持っている。
上昇すると、負荷電圧ＶＬも上昇する傾向があるが、第
１６図（ｂ）で１ＦＥＴ１２のチーブ温度ＴＣの変化に
もかかわらず、負荷電圧ＶＬは安定している。−発明の
効果 本発明によれば、比較的軽負荷の電力制御全コンパクト
に・安価に提供でき・システム化モ容易にできるという
すぐれた特徴を持っている。
第１の特徴は、電力制御用の素子が１素子で実現できる
ことである。
ことである。
第２ＶＣ出力をコントロールする部分、即ち第４図に於
ける可変抵抗器１０に印加される電圧が低いことである
。この電圧はゲート電圧ＶＧＳであるので通常の場合１
ｏｖ程度を上限として制御できる。従って・交流電源１
００Ｖまたけ２００Ｖ系の制御を行うｖｃは極めて低い
制御電圧であり、フォトカプラ等を使用して、容易にマ
イクロコンピュータ等と組合せて、システム化すること
力１できる。
ける可変抵抗器１０に印加される電圧が低いことである
。この電圧はゲート電圧ＶＧＳであるので通常の場合１
ｏｖ程度を上限として制御できる。従って・交流電源１
００Ｖまたけ２００Ｖ系の制御を行うｖｃは極めて低い
制御電圧であり、フォトカプラ等を使用して、容易にマ
イクロコンピュータ等と組合せて、システム化すること
力１できる。
更に、回路構成が極めて単純であり・安価に構成できる
こと・各部品のショートオーブン等の異常時に対しても
・回路の電源側に負荷が入っていることから、安全性が
高いという利点を有している０また負荷電圧ＶＬのひず
みも実用上支障のない範８におさめることができる。ま
た周囲温度変化、負荷変化に対しても安定した出力を得
ることができる■ 以上・種々の優ｔ１．た効果を有しており、比較的１３
、、−ジ 軽負荷の電圧制御をシステム的に行う手段として最適の
ものとなるのである。
こと・各部品のショートオーブン等の異常時に対しても
・回路の電源側に負荷が入っていることから、安全性が
高いという利点を有している０また負荷電圧ＶＬのひず
みも実用上支障のない範８におさめることができる。ま
た周囲温度変化、負荷変化に対しても安定した出力を得
ることができる■ 以上・種々の優ｔ１．た効果を有しており、比較的１３
、、−ジ 軽負荷の電圧制御をシステム的に行う手段として最適の
ものとなるのである。
第１図はスライダック金柑いた従来例の回路図。
第２図はトランジスタを用いた従来例の回路図。
第３図は第１図、第２図の電圧制御波形図、第４図は本
発明の前程例を示す回路図・第６図はダイオードのＩＦ
ＶＦ特性図、第６図は第４図の回路を直流電源バイア
スで実施した回路図、第７図はＰＫＴｏＩｎＳ−ＶＧＳ
特性図、第８図ＦｉＦＩＣＴのＩＤ５−ｖｎｓ特性図、
第９図は第６図の回路による電圧制御波形図、第１０図
は第４図の回路による電圧制御波形図、第１１図けＦＩ
ＣＴのＶ（、Ｂの温度特性図・第１２図はダイオードの
ＶＦの温度特性図、第１３図は本発明の一実施例を示す
回路図・第１４図けＦＩＴ及びダイオードを熱結合した
状態を示す構成図、第１６図は熱結合の有無による負荷
電圧波形図である。 １・・・・・・交流電源、４・・・・・・負荷、９・・
・・・・固定抵抗器、１０・・・・・・可変抵抗器、１
１・旧・・ダイオードブ１４ ／、−シ リ、ジ、１２・・・・・・パワーＭＯ５ＦＥＴ、１８・
・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ＷＩ
Ｒ城 筐 Ａ ＩｖＩ 第 ５ 図 ＶＦ（Ｖ） 刃 ｌ 介 第７図 第 ８ 図 第９図 第１０図 第１１図 Ｖｉｅｓ （Ｖ） Ｔｃ （ρＣ） 第１２図 ＶＦ／７７） ７ａ（’（：） 第１３図 第１４図 （αｊ ｌｂ）
発明の前程例を示す回路図・第６図はダイオードのＩＦ
ＶＦ特性図、第６図は第４図の回路を直流電源バイア
スで実施した回路図、第７図はＰＫＴｏＩｎＳ−ＶＧＳ
特性図、第８図ＦｉＦＩＣＴのＩＤ５−ｖｎｓ特性図、
第９図は第６図の回路による電圧制御波形図、第１０図
は第４図の回路による電圧制御波形図、第１１図けＦＩ
ＣＴのＶ（、Ｂの温度特性図・第１２図はダイオードの
ＶＦの温度特性図、第１３図は本発明の一実施例を示す
回路図・第１４図けＦＩＴ及びダイオードを熱結合した
状態を示す構成図、第１６図は熱結合の有無による負荷
電圧波形図である。 １・・・・・・交流電源、４・・・・・・負荷、９・・
・・・・固定抵抗器、１０・・・・・・可変抵抗器、１
１・旧・・ダイオードブ１４ ／、−シ リ、ジ、１２・・・・・・パワーＭＯ５ＦＥＴ、１８・
・・・・・ダイオード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ＷＩ
Ｒ城 筐 Ａ ＩｖＩ 第 ５ 図 ＶＦ（Ｖ） 刃 ｌ 介 第７図 第 ８ 図 第９図 第１０図 第１１図 Ｖｉｅｓ （Ｖ） Ｔｃ （ρＣ） 第１２図 ＶＦ／７７） ７ａ（’（：） 第１３図 第１４図 （αｊ ｌｂ）
Claims (1)
- ダイオードブリッジの交流入力の一端は負荷を介して・
また他端は直接それぞれ単相交流電源に接続し、前記ダ
イオードブリッジの直流出力にはパワーＭＯ８ＦＥＴの
ドレイン及びソースを接続し・前記ドレイン及びソース
に並列に、固定抵抗器及び可変抵抗器及び１個ま７？：
ＩＩ′ｉ、複数個のダイオードの直列回路を接続し、更
に、前記固定抵抗器及び可変抵抗器の接続点に前記パワ
ーＭＯ３ＦＩＣＴのゲートを接続し・前記パワーＭＯ８
Ｆ！Ｔと前記ダイオードを熱結合し、前記可変抵抗器の
抵抗値全可変することにより、前記負荷に印加される電
圧を可変する構成とした電子式交流電圧可変装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251206A JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251206A JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142716A true JPS60142716A (ja) | 1985-07-27 |
| JPH0475529B2 JPH0475529B2 (ja) | 1992-12-01 |
Family
ID=17219269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251206A Granted JPS60142716A (ja) | 1983-12-29 | 1983-12-29 | 電子式交流電圧可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142716A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2522507A (en) * | 2014-01-22 | 2015-07-29 | Malcolm David Wright | Electrical energy trap |
-
1983
- 1983-12-29 JP JP58251206A patent/JPS60142716A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2522507A (en) * | 2014-01-22 | 2015-07-29 | Malcolm David Wright | Electrical energy trap |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475529B2 (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236041B2 (en) | Isolated gate driver circuit for power switching devices | |
| US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
| US5977814A (en) | Driving circuit for IGBT | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JPH0325056B2 (ja) | ||
| JPH04502997A (ja) | 整流の絶縁破壊を回避するための直列誘導子を使用しかつｍｏｓｆｅｔの代用としてｉｇｂｔを使用してスイッチング回路の機能を広げる改良式スイッチング回路 | |
| US4590395A (en) | FET-bipolar drive circuit | |
| US5576648A (en) | Temperature stable circuit for controlled current discharge during the driving of an inductive load | |
| WO1995031852A1 (en) | Load driving device | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| JPH04322123A (ja) | 半導体デバイスの過負荷保護回路装置 | |
| JP2005176586A (ja) | １つの集積回路を超えてトランジスタのサイズを拡張するための方法および装置 | |
| US5453900A (en) | Protective circuit for a power MOSFET that drives an inductive load | |
| JPH0688194U (ja) | 同期整流回路 | |
| US5160854A (en) | Single-drive level shifter with low dynamic impedance | |
| JP6906390B2 (ja) | スイッチング回路 | |
| US5140515A (en) | Inductive load current controller | |
| JPH0475529B2 (ja) | ||
| JP3255805B2 (ja) | スイッチング電源装置 | |
| JPS60142715A (ja) | 電子式交流電圧可変装置 | |
| JPH0525128B2 (ja) | ||
| JPH0369448B2 (ja) | ||
| JPS60142712A (ja) | 電子式交流電圧可変装置 | |
| JPS60142713A (ja) | 電子式交流電圧可変装置 | |
| JPS60142721A (ja) | 電子式交流電圧可変装置 |