JPS6014457A - 半導体装置用セラミツクパツケ−ジ - Google Patents
半導体装置用セラミツクパツケ−ジInfo
- Publication number
- JPS6014457A JPS6014457A JP58122590A JP12259083A JPS6014457A JP S6014457 A JPS6014457 A JP S6014457A JP 58122590 A JP58122590 A JP 58122590A JP 12259083 A JP12259083 A JP 12259083A JP S6014457 A JPS6014457 A JP S6014457A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin
- internal
- ceramic
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、微細化さ第１た内部型面を持つ半導体装６１
用セラミツクパツケージであって、高度に災積化された
回路素子を高信頼度に搭載することを可屍にした半導体
装置用セラミツクツくツケージに関する。
用セラミツクパツケージであって、高度に災積化された
回路素子を高信頼度に搭載することを可屍にした半導体
装置用セラミツクツくツケージに関する。
近年、半導体素子（以下素子という）の飛躍的な集積度
向上に伴って、微細な金属剛線接続部（以下内部電極と
いう）を有し、多くの外部導出出金Ｌ・北ピンを有する
半導体装ｔ：を用ノ（ツケージが望まれ−その１種とし
てピン・グリッド・アレイ （ｐｉｎ Ｇｒｉｄ Ａｒ
ｒａｙ ）と称する数十本〜数σ本の外部導出用電極と
して金属ピンを植設した半導体装置が出現している。
向上に伴って、微細な金属剛線接続部（以下内部電極と
いう）を有し、多くの外部導出出金Ｌ・北ピンを有する
半導体装ｔ：を用ノ（ツケージが望まれ−その１種とし
てピン・グリッド・アレイ （ｐｉｎ Ｇｒｉｄ Ａｒ
ｒａｙ ）と称する数十本〜数σ本の外部導出用電極と
して金属ピンを植設した半導体装置が出現している。
従来のか＼る半導体装１ｆ４を第１図、第２図。
第３図に示す。第１図は部分破断平面図であり。
第２図は第１図のＡ−Ａ線によって切断した断面図であ
り、第３図は第２図の要部拡大図である。従来か＼る半
導体装置の’ｔｉｌｊ成は第１図から第３囚に見られる
とおり、セラミック生テープ上にスクリーン印刷技法を
用いてタングステン等のペーストにより導体金属層５を
形成し＋ ｉｒ：ｊ＝いてスルーホール４０Ｈφ通をと
り、公知皮法により積層し、焼結一体化したセラミック
誘体１をベースとし、該栽ｊＡ １の外表面上の導体金
属１１つ５に、ニッケルメッキ６を施した後、該基体１
の裏面における所定！ｇ、置に外部心出用金１．Ａピン
８をロー付法により植設し１次にこのロー付Ｆ’；ＩＩ
分及び金属部にニッケルメッキを、ツした後金メッキ法
により金）￥Ｊ７で腎っている。その１系外１′帛１１
の外端部を露出させた状態で低融点ガラス９１こより封
止さイするのが通常である。
り、第３図は第２図の要部拡大図である。従来か＼る半
導体装置の’ｔｉｌｊ成は第１図から第３囚に見られる
とおり、セラミック生テープ上にスクリーン印刷技法を
用いてタングステン等のペーストにより導体金属層５を
形成し＋ ｉｒ：ｊ＝いてスルーホール４０Ｈφ通をと
り、公知皮法により積層し、焼結一体化したセラミック
誘体１をベースとし、該栽ｊＡ １の外表面上の導体金
属１１つ５に、ニッケルメッキ６を施した後、該基体１
の裏面における所定！ｇ、置に外部心出用金１．Ａピン
８をロー付法により植設し１次にこのロー付Ｆ’；ＩＩ
分及び金属部にニッケルメッキを、ツした後金メッキ法
により金）￥Ｊ７で腎っている。その１系外１′帛１１
の外端部を露出させた状態で低融点ガラス９１こより封
止さイするのが通常である。
しかるに、最近集猿度が高（なるにっねてＶｊ部配線１
１合及び外部み出用金ｊ山ピン８の致が増加し、特に内
部自己４；；ｉ １１の一乳゛Ｉｉ恥である内部１ｊ３
４包３は−１ｆｉｉｆｉＤ化さ１１．ソ０）巾１；！
５０−＝、１５０μ、又ヒツチは０，１〜０．４ ”ｒ
ｔｖｎ 請求められスクリーン印刷技法の限度寸法を、
広えようとしている。そのうえ微拙（ヒされた内部電極
をスクリーン印刷により形成した場合は、その断面が半
円形となり平担部が得ら第１ない状態となリー ワイヤ
ボンディング作業を困難にしている。一方安価な半導体
装置の要求によって貴金１．・４等の使用を必要最小限
にとどめたい意向があり、それらの欠点や要求を解決ず
べ（内部電極及び半導体素子搭載部を共にアルミニウム
系金属のＲ＾着又はスパッタリングによって形成する方
法が提案さ第１た。
１合及び外部み出用金ｊ山ピン８の致が増加し、特に内
部自己４；；ｉ １１の一乳゛Ｉｉ恥である内部１ｊ３
４包３は−１ｆｉｉｆｉＤ化さ１１．ソ０）巾１；！
５０−＝、１５０μ、又ヒツチは０，１〜０．４ ”ｒ
ｔｖｎ 請求められスクリーン印刷技法の限度寸法を、
広えようとしている。そのうえ微拙（ヒされた内部電極
をスクリーン印刷により形成した場合は、その断面が半
円形となり平担部が得ら第１ない状態となリー ワイヤ
ボンディング作業を困難にしている。一方安価な半導体
装置の要求によって貴金１．・４等の使用を必要最小限
にとどめたい意向があり、それらの欠点や要求を解決ず
べ（内部電極及び半導体素子搭載部を共にアルミニウム
系金属のＲ＾着又はスパッタリングによって形成する方
法が提案さ第１た。
しかし、この提案は、アルミニウム系金属表面がｈ＝化
する問題点があり特に半桿体素子搭載部における素子長
着に有効な低融点合金ができにりく、接着強度の低下を
（Ｂき天川に供することが難しいという欠点をもってい
る。
する問題点があり特に半桿体素子搭載部における素子長
着に有効な低融点合金ができにりく、接着強度の低下を
（Ｂき天川に供することが難しいという欠点をもってい
る。
不発明はか＼る欠点を除去し、素子接着に関する高い信
頼性を付与し、又内部電極の微；；４０化を実現して高
信頼度のワイヤポンディング性を兼ね備えた半導体装置
を提供することを目的としている。
頼性を付与し、又内部電極の微；；４０化を実現して高
信頼度のワイヤポンディング性を兼ね備えた半導体装置
を提供することを目的としている。
即ち、前記半導体素子搭載部の素子接着ｊｒ４を蒸着法
又はスパッタ法を用いた金又は銀の薄層に形成し、又Ｂ
ｉｊ記内部電栓を一端呂４ｊとする内部配線をアルミニ
ウム系金属の薄層に形成し、１１ｎ記搭載部及び内部配
線の全部を内包するようにセラミック製キャップを封止
したことを特徴とする半博体ＨＰＩＩ用セラミックパッ
ケージを提供するものである。
又はスパッタ法を用いた金又は銀の薄層に形成し、又Ｂ
ｉｊ記内部電栓を一端呂４ｊとする内部配線をアルミニ
ウム系金属の薄層に形成し、１１ｎ記搭載部及び内部配
線の全部を内包するようにセラミック製キャップを封止
したことを特徴とする半博体ＨＰＩＩ用セラミックパッ
ケージを提供するものである。
以下に本発明の４１Ｍ成を図面を用いて実施例に基づき
説明する。
説明する。
実施例１゜
第４図１は本発明の一実施例のうち、キャビティを有す
る半導体装置用セラミックパッケージ断面の要部拡大図
である。セラミック基体１３は個々のセラミック生ソー
トにタングステン′９得体金属をスクリーン印刷シ、こ
ｔｌｙ、２公知の漬層法により積層し、スルーホール１
４を第１９成し、後焼結一体化したものである。前記ス
ルーホール１４の両輪部にはニッケルメッキ層１５．１
６が施されており、外部九℃出用金属ビン１７かニッケ
ルメッキｉ；； １５を介してロー付法により植設さ第
１ている。力）５る偕造のパッケージを用意し、素子搭
載部の素子（ジ看層１８は蒸着によりｊ、１↓の〆☆膜
を形成する。その厚みは４〜８μの、厄囲にあればよい
。
る半導体装置用セラミックパッケージ断面の要部拡大図
である。セラミック基体１３は個々のセラミック生ソー
トにタングステン′９得体金属をスクリーン印刷シ、こ
ｔｌｙ、２公知の漬層法により積層し、スルーホール１
４を第１９成し、後焼結一体化したものである。前記ス
ルーホール１４の両輪部にはニッケルメッキ層１５．１
６が施されており、外部九℃出用金属ビン１７かニッケ
ルメッキｉ；； １５を介してロー付法により植設さ第
１ている。力）５る偕造のパッケージを用意し、素子搭
載部の素子（ジ看層１８は蒸着によりｊ、１↓の〆☆膜
を形成する。その厚みは４〜８μの、厄囲にあればよい
。
即ち４μではＡＬＩ Ｓｉプリフォームのｔｎ Ｑ ｉ
こより溶ｆ１４２時に銀の扱着層を溶蝕するため素子の
接着性を悪くし又８μ以上ある場合は勿論接２Δは可能
であるが必要以上の厚みを施すことになりコスト増とな
る。なお必要に応じ銀の下ｔ１４ トしてクロム・チタ
ン等の１μ以下の薄層を蒸着する場合もある。次にｌり
都電極１９を一１！１「ｌｉ部とする内部配線２０を同
時に蒸着（スパッタ法も含む）によってアルミニウム系
釜居薄膜を約４μの厚みに一体に形成し、スルーホール
１４との導辿・２とるため、その−ｉ扁にｉｊ２ Ｌ／
たニッケル層１６を榎うようにする。
こより溶ｆ１４２時に銀の扱着層を溶蝕するため素子の
接着性を悪くし又８μ以上ある場合は勿論接２Δは可能
であるが必要以上の厚みを施すことになりコスト増とな
る。なお必要に応じ銀の下ｔ１４ トしてクロム・チタ
ン等の１μ以下の薄層を蒸着する場合もある。次にｌり
都電極１９を一１！１「ｌｉ部とする内部配線２０を同
時に蒸着（スパッタ法も含む）によってアルミニウム系
釜居薄膜を約４μの厚みに一体に形成し、スルーホール
１４との導辿・２とるため、その−ｉ扁にｉｊ２ Ｌ／
たニッケル層１６を榎うようにする。
素子搭載後に取りつけらオ］るセラミックキャップ２１
は内部゛電極１９及び内部配線２０のアルミニウム系金
属膜の融化を防ぐため、そオ］らが完全に内包さ第１る
ように封止部２２を低融点ガラスによって形成さ１１て
いる。
は内部゛電極１９及び内部配線２０のアルミニウム系金
属膜の融化を防ぐため、そオ］らが完全に内包さ第１る
ように封止部２２を低融点ガラスによって形成さ１１て
いる。
実施例２
本実施例は、第５図に示したごとく、キャビティーを有
しない平担な半導体装置用セラミックバツケーユノに関
するものであり、生セラミツクシートにタングステンペ
ーストをスクリーン印刷法によりカ也し公）、口の技法
により積層焼結−Ｖ・化してスルーホール部２４をイー
するセラミック基体２３を得る。次にニッケルメッキに
よりスルーホールの両端をニッケル層２５．２６で°、
衰う、タト部導出用ピン２７がニッケル層２５を介して
ロー付法により取り付けらイする。次の段階で素子搭載
部の素子接着ＩＪ ２８は蒸着又はスパッタ法により釡
の薄層を形成する。その厚みは１〜５ｉＬの範すであれ
ばよく、限定理由は実施例１と同様である。次に内部１
Ｄ゛極２９を一端部とする内Ｈ１＋配線３０を実施例１
と同様にアルミニウム系金属の蒸着によって形成し、ス
ルーホール部と接続させるためニッケル層２６を）夏う
ようにする。セラミツクキ丁ツブ３１は封止部３２を樹
ｊ后接着剤を利用して前記内部配線を覆うように封止す
る。
しない平担な半導体装置用セラミックバツケーユノに関
するものであり、生セラミツクシートにタングステンペ
ーストをスクリーン印刷法によりカ也し公）、口の技法
により積層焼結−Ｖ・化してスルーホール部２４をイー
するセラミック基体２３を得る。次にニッケルメッキに
よりスルーホールの両端をニッケル層２５．２６で°、
衰う、タト部導出用ピン２７がニッケル層２５を介して
ロー付法により取り付けらイする。次の段階で素子搭載
部の素子接着ＩＪ ２８は蒸着又はスパッタ法により釡
の薄層を形成する。その厚みは１〜５ｉＬの範すであれ
ばよく、限定理由は実施例１と同様である。次に内部１
Ｄ゛極２９を一端部とする内Ｈ１＋配線３０を実施例１
と同様にアルミニウム系金属の蒸着によって形成し、ス
ルーホール部と接続させるためニッケル層２６を）夏う
ようにする。セラミツクキ丁ツブ３１は封止部３２を樹
ｊ后接着剤を利用して前記内部配線を覆うように封止す
る。
実施例３
不実５通例は４３６図に示したごと（、素子搭載部の他
は実施例２と全く同様な構造である。
は実施例２と全く同様な構造である。
本実施例では、アルミニウム系釜鵬を蒸着又はスパッタ
法により、素子ｊＦｒ・戒１７１１の下地ａ−１（３２
及び内部市檻２９７ｉ−含む内部配線３０をスルーホー
ル端部２６をｉｄうようにして、厚さ２〜６ＪＬの薄層
を形成する。次に前記ド地層３２の上に金を蒸着又はス
パッタ法により厚さ０．５〜１μの薄′ｉうを波層させ
てズる子ｊ妾着層３３を形成する。
法により、素子ｊＦｒ・戒１７１１の下地ａ−１（３２
及び内部市檻２９７ｉ−含む内部配線３０をスルーホー
ル端部２６をｉｄうようにして、厚さ２〜６ＪＬの薄層
を形成する。次に前記ド地層３２の上に金を蒸着又はス
パッタ法により厚さ０．５〜１μの薄′ｉうを波層させ
てズる子ｊ妾着層３３を形成する。
なオ、前記芙施例において、セラミック漬体上にアルミ
ニウム県会）山の薄層を蒸ン１ｑ形我ｒる場合、必要に
応じチタン又はクロム１μ２以下を下地蒸＜ゾすること
ができる。
ニウム県会）山の薄層を蒸ン１ｑ形我ｒる場合、必要に
応じチタン又はクロム１μ２以下を下地蒸＜ゾすること
ができる。
以上説明したように本発明の（４４成による半）、゛１
体装置用セラミックパッケージは一半ｊ！メ鉢系子搭戦
ふ；の包着層を霊又は銀の薄層とすることによって、接
着強１度が得られ信頼１生の高い素子搭載を可能とし、
又アルミニウム系金属の蒸着又はスパッタ法昏こよって
従来のシルクスクリーン法では実施国う］でめった内部
電極の微９（１ｊ化を可能にし、又平担化すること１こ
より高度に集漬された半導体素子からの金属ズ田線の＋
ｆ、ｔ＝ｌεをも容易にしたものである。更には干ヤッ
プンールを低融点ガラス又は憫ｔｊＦ ４’＆若剤で行
い、シール後に酸化、腐蝕し易いアルミニウム系金属が
外部に露出しないように被覆封止することを可能とした
。
体装置用セラミックパッケージは一半ｊ！メ鉢系子搭戦
ふ；の包着層を霊又は銀の薄層とすることによって、接
着強１度が得られ信頼１生の高い素子搭載を可能とし、
又アルミニウム系金属の蒸着又はスパッタ法昏こよって
従来のシルクスクリーン法では実施国う］でめった内部
電極の微９（１ｊ化を可能にし、又平担化すること１こ
より高度に集漬された半導体素子からの金属ズ田線の＋
ｆ、ｔ＝ｌεをも容易にしたものである。更には干ヤッ
プンールを低融点ガラス又は憫ｔｊＦ ４’＆若剤で行
い、シール後に酸化、腐蝕し易いアルミニウム系金属が
外部に露出しないように被覆封止することを可能とした
。
又外部導出用ビンへの金メッキを除くことができコスト
低減に効来が、３）る。
低減に効来が、３）る。
第１は１は従来の半導体装１６用セラミックパッケージ
の部分破断平面図、第２区ｊは第１図のへ−Ａ部で切断
した断面図−ｄ１３は１は第２図の要部拡大園、第４図
、第５図、’ｉ４’＋６図は木光男の笑、溜例によるパ
ッケージ断面の要部拡大区１である。 １．１３．２３・・・セラミック基体、２・・−メロ子
搭載ｒ：ｉＬ ３． １９．２９・・・内１）：ｉ電極
−４，１４゜２４・・・スルーホール＋ ６．１５，１
６，２５゜２６・・・ニッケルメッキハ＋ ８．１７．
２７・・・外部導出用ビンピン、９．２２．３２・・・
封止ｉ７：； −１０，２１，３１・・・ソールｍセラ
ミックキャップ、１１，２０．３０・・・内部１記線、
１８，２１３゜３３・・・蟲子接着層 出 、願 人 鳴海製陶沫式会社 第１図 第２図 第３図 第４図
の部分破断平面図、第２区ｊは第１図のへ−Ａ部で切断
した断面図−ｄ１３は１は第２図の要部拡大園、第４図
、第５図、’ｉ４’＋６図は木光男の笑、溜例によるパ
ッケージ断面の要部拡大区１である。 １．１３．２３・・・セラミック基体、２・・−メロ子
搭載ｒ：ｉＬ ３． １９．２９・・・内１）：ｉ電極
−４，１４゜２４・・・スルーホール＋ ６．１５，１
６，２５゜２６・・・ニッケルメッキハ＋ ８．１７．
２７・・・外部導出用ビンピン、９．２２．３２・・・
封止ｉ７：； −１０，２１，３１・・・ソールｍセラ
ミックキャップ、１１，２０．３０・・・内部１記線、
１８，２１３゜３３・・・蟲子接着層 出 、願 人 鳴海製陶沫式会社 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、半導体素子搭載部と、半導体素子の電極かう金属細
線によって接続されるべき内部電極と。 該内部電極を一端部とする内部配線と、該内部配線と電
気的に接続するスルーホール部とを有し、該スルーホー
ル部の他端にはロー付により外部導出用金属ピンが植設
されてなる半導体装置用セラミックパッケージにおいて
＠ ２半導体素子搭載部の素子接着層を蒸着法又はス
パッタ法を用いた金又は銀の薄層に形成し、又前記内部
電極を一９１１１部とする内部配線をアルミニウム系金
属の薄層に形成し、前記搭載部及び内部配線の全部を内
包するようにセラミック製干ヤツプを刺止したことを特
徴とする半導体装置用セラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122590A JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122590A JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014457A true JPS6014457A (ja) | 1985-01-25 |
| JPH0221656B2 JPH0221656B2 (ja) | 1990-05-15 |
Family
ID=14839687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122590A Granted JPS6014457A (ja) | 1983-07-06 | 1983-07-06 | 半導体装置用セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0211348U (ja) * | 1988-07-04 | 1990-01-24 | ||
| JP2016111246A (ja) * | 2014-12-09 | 2016-06-20 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126951A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Semicondutor device |
| JPS56137659A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacture |
-
1983
- 1983-07-06 JP JP58122590A patent/JPS6014457A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126951A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Semicondutor device |
| JPS56137659A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacture |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0211348U (ja) * | 1988-07-04 | 1990-01-24 | ||
| JP2016111246A (ja) * | 2014-12-09 | 2016-06-20 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221656B2 (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8240016B2 (en) | Method for manufacturing multilayer electronic component | |
| JPS60257160A (ja) | 半導体装置 | |
| US20030151140A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| EP0198354B1 (en) | Method for brazing interconnect pins to metallic pads | |
| US3439231A (en) | Hermetically encapsulated electronic device | |
| US6356430B1 (en) | Ceramic electronic part | |
| US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
| JP3115713B2 (ja) | セラミック電子部品 | |
| JPS6014457A (ja) | 半導体装置用セラミツクパツケ−ジ | |
| US11094436B2 (en) | Resistor component | |
| JP4748317B2 (ja) | 端子電極および電子部品 | |
| JPH07335648A (ja) | 半導体装置の突起電極 | |
| JPS59188147A (ja) | 半導体装置およびその製造方法 | |
| US4765528A (en) | Plating process for an electronic part | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JP2959028B2 (ja) | チップ形固体電解コンデンサ | |
| JP2587858B2 (ja) | 電子部品用多層構造電極 | |
| JPS5943734Y2 (ja) | 半導体装置 | |
| JPH0629769A (ja) | チップ型電子部品 | |
| JPS61166144A (ja) | ペレット取付基板の製造方法 | |
| JPH04251910A (ja) | チップ部品の外部電極製造方法 | |
| JPS6020522A (ja) | 半導体装置 | |
| JPS6038289Y2 (ja) | 気密端子 | |
| JPH03139851A (ja) | 半導体装置 |