JPS60145612A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60145612A JPS60145612A JP296184A JP296184A JPS60145612A JP S60145612 A JPS60145612 A JP S60145612A JP 296184 A JP296184 A JP 296184A JP 296184 A JP296184 A JP 296184A JP S60145612 A JPS60145612 A JP S60145612A
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- conductive film
- semiconductor substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野Ｊ
この発明は半導体装置の製造方法に係り、特に半導体装
置の電極の形成方法に関するものである。
置の電極の形成方法に関するものである。
第１図（Ａ）〜（Ｃ）は従来の電極の形成方法の一例の
主要段階の状態を示す断面図である。
主要段階の状態を示す断面図である。
まず、第１図（Ａ）に示すように、ｎ形半導体基板（１
）の主面部の所要部分に、集束イオンビームによる直接
描画法によって、ｐ形不純物イオンを注入してｐ形イオ
ン注入層（２ａ）およびｐ形イオン注入層（２ｂ）を形
成する。
）の主面部の所要部分に、集束イオンビームによる直接
描画法によって、ｐ形不純物イオンを注入してｐ形イオ
ン注入層（２ａ）およびｐ形イオン注入層（２ｂ）を形
成する。
次に、第１図（Ｂ）に示すように、ｎ形半導体基板（１
）およびｐ形イオン注入！ （２ａ）、（２ｂ）の全面
上にフォトレジスト膜（３）を形成し、しかるのち、フ
ォトレジスト膜（３）のＰ形イオン注入層（２ａ）上お
よびｐ形イオン注入層（２ｂ）上の部分にそれぞれ、写
真製版法によって、電極形成用のコンタクトホール（３
ａ）およびコンタクトホール（３ｂ）を形成する。
）およびｐ形イオン注入！ （２ａ）、（２ｂ）の全面
上にフォトレジスト膜（３）を形成し、しかるのち、フ
ォトレジスト膜（３）のＰ形イオン注入層（２ａ）上お
よびｐ形イオン注入層（２ｂ）上の部分にそれぞれ、写
真製版法によって、電極形成用のコンタクトホール（３
ａ）およびコンタクトホール（３ｂ）を形成する。
次に、第１図（Ｃ） Ｋ示すように、コンタクトホール
（３ａ）、（ｓｂ）が形成されたフォトレジスト膜（３
）をマスクとしたメッキ法によって、ｐｚｌイオン注入
層（２ａ）上およびＰ形イオン注入層（２ｂ）上にそれ
ぞれ電極となる金属膜（４ａ）および金属膜（４ｂ）を
形成し、フォトレジスト膜（３）を除去すると、この従
来例の方法の作業が終了する。
（３ａ）、（ｓｂ）が形成されたフォトレジスト膜（３
）をマスクとしたメッキ法によって、ｐｚｌイオン注入
層（２ａ）上およびＰ形イオン注入層（２ｂ）上にそれ
ぞれ電極となる金属膜（４ａ）および金属膜（４ｂ）を
形成し、フォトレジスト膜（３）を除去すると、この従
来例の方法の作業が終了する。
第２図（Ａ）および（Ｂ）は従来の電極の形成方法の他
の例の主要段階′の状態を示す断面図である。
の例の主要段階′の状態を示す断面図である。
まず、第２図（Ａ）に示すように、第１図に示した従来
例の第１図（Ｂ）の段階終了後に、フォトレジスト膜（
３）の表面上およびｐ形イオン注入層（２ａ）＋（２ｂ
）の表面上に１蒸着法によって、金属膜（４）を形成す
る。
例の第１図（Ｂ）の段階終了後に、フォトレジスト膜（
３）の表面上およびｐ形イオン注入層（２ａ）＋（２ｂ
）の表面上に１蒸着法によって、金属膜（４）を形成す
る。
次ＶＣ１第２図（Ｂ）に示すように、フォトレジスト膜
（３）のリフトオフ法によって、フォトレジスト膜（３
）をこのフォトレジスト膜（３）の上の金属膜（４）と
ともに除去してｐ形イオン注入層（２ａ）上およびｐ形
イオン注入層（２ｂ）上にそれぞれ電極となる金属膜（
４ａ）および金属膜（４ｂ）を残すと、この従来例の方
法の作業が終了する。
（３）のリフトオフ法によって、フォトレジスト膜（３
）をこのフォトレジスト膜（３）の上の金属膜（４）と
ともに除去してｐ形イオン注入層（２ａ）上およびｐ形
イオン注入層（２ｂ）上にそれぞれ電極となる金属膜（
４ａ）および金属膜（４ｂ）を残すと、この従来例の方
法の作業が終了する。
第３図（Ａ）〜（Ｃ）は従来の電極の形成方法の別の他
の例の主要段階の状態を示す断面図である。
の例の主要段階の状態を示す断面図である。
まず、第３図（Ａ）に示すように、第１図に示した従来
例の第１図（Ａ）の段階終了後に、ｎ形半導体基板（１
）の主面上およびｐ形イオン注入層（２ａＬｌｂ）の表
面−上にわたって、スパッタリング法によって、金属膜
（４）を形成する。
例の第１図（Ａ）の段階終了後に、ｎ形半導体基板（１
）の主面上およびｐ形イオン注入層（２ａＬｌｂ）の表
面−上にわたって、スパッタリング法によって、金属膜
（４）を形成する。
次に、第３図（Ｂ）に示すように、金属膜（４）のｐ形
イオ／注入層（２ａ）上およびｐ形イオン注入層（２ｂ
）上の部分上にそれぞれ、写真製版法によって、フォト
レジスト膜（３ａ）およびフォトレジスト膜（３ｂンを
形成する。
イオ／注入層（２ａ）上およびｐ形イオン注入層（２ｂ
）上の部分上にそれぞれ、写真製版法によって、フォト
レジスト膜（３ａ）およびフォトレジスト膜（３ｂンを
形成する。
次に、第３図（Ｃ）に示すように、フォトレジスト膜（
ｓａ）、（ｓｂ）をマスクとしたエツチングを金属膜（
４）に施してｐ形イオン注入層（２ａ）上およびｐ形イ
オン注入層（２ｂ）上にそれぞれ電極となる金属膜（４
ａ）および金属膜（４ｂ）を残し、フォトレジスト膜（
３ａ）。
ｓａ）、（ｓｂ）をマスクとしたエツチングを金属膜（
４）に施してｐ形イオン注入層（２ａ）上およびｐ形イ
オン注入層（２ｂ）上にそれぞれ電極となる金属膜（４
ａ）および金属膜（４ｂ）を残し、フォトレジスト膜（
３ａ）。
（３ｂ）を除去すると、この従来例の方法の作業が終了
する。
する。
ところで、上記各従来例の方法では、ｐ形イオン注入層
（２ａＬ（２ｂ）の形成後に、少なくとも１回の写真製
版が必要であり、この写真製版にはやつかいなマスク合
わせが不可欠であるので、工程が複雑になるという欠点
があった。しかも、マスク合わせの余裕度を見込む必要
があるので、素子の集積度の向上を図ることが容易では
ないという欠点もあった。
（２ａＬ（２ｂ）の形成後に、少なくとも１回の写真製
版が必要であり、この写真製版にはやつかいなマスク合
わせが不可欠であるので、工程が複雑になるという欠点
があった。しかも、マスク合わせの余裕度を見込む必要
があるので、素子の集積度の向上を図ることが容易では
ないという欠点もあった。
この発明は、上述の欠点を除去する目的でなされたもの
で、第１導電形の半導体基板の主面部にその主面上に形
成され不純物イオンの注入によって導電性膜に変質可能
な絶縁膜の所要部分を通して集束イオンビームによる直
接描画法によって第１導電形とは反対の第２導電形の不
純物イオンを注入して第２導電形のイオン注入層を形成
すると同時に絶縁膜の上記所要部分を電極となる導電性
膜に変個させることによって、工程の簡素化と集積度の
向上を図ることができる半導体装置の製造方法を提供す
るものである。
で、第１導電形の半導体基板の主面部にその主面上に形
成され不純物イオンの注入によって導電性膜に変質可能
な絶縁膜の所要部分を通して集束イオンビームによる直
接描画法によって第１導電形とは反対の第２導電形の不
純物イオンを注入して第２導電形のイオン注入層を形成
すると同時に絶縁膜の上記所要部分を電極となる導電性
膜に変個させることによって、工程の簡素化と集積度の
向上を図ることができる半導体装置の製造方法を提供す
るものである。
第４図（Ａ）〜（Ｃ）はこの発明の一実施例の電極の形
成方法の主要段階の状態を示す断面図である。
成方法の主要段階の状態を示す断面図である。
図において、第１図ないし第３図に示した符号と同一符
号は同等部分を示す。なお、ｎ形およびｐ形はそれぞれ
この実施例での第１導電形および第２導電形である。
号は同等部分を示す。なお、ｎ形およびｐ形はそれぞれ
この実施例での第１導電形および第２導電形である。
まず、第４図（Ａ）に示すように、ｎ形半導体基板（１
）の主面上に、ＣＶＤ法、スパッタリング法などによっ
て酸化シリコン（Ｓ１０□）膜、窒化シリコン（８１３
Ｎ４）膜などの不純物イオンの注入によって導電性膜に
変質可能な絶縁膜（５）を形成する。
）の主面上に、ＣＶＤ法、スパッタリング法などによっ
て酸化シリコン（Ｓ１０□）膜、窒化シリコン（８１３
Ｎ４）膜などの不純物イオンの注入によって導電性膜に
変質可能な絶縁膜（５）を形成する。
次に、第４図（Ｂ） Ｋ示すように、絶縁膜（５）を導
電性膜に変質させることができるようなｐ形不純物イオ
ンの密度およびエネルギーを有する集束イオンビームに
よる直接描画法によって、絶縁膜（５）の所要部分を通
してｎ形半導体基板（１）の主面部にｐ形不純物イオン
を注入してｐ形イオン注入層（２ａ）およびｐ形イオン
注入層（２ｂ）を形成すると同時に、絶縁膜（５）のｐ
形イオン注入層（２ａ）上およびｐ形イオン注入層（２
ｂ）上の部分をそれぞれ電極となる導電性膜（５ａ）お
よび導電性膜（５ｂ）に変質させる。
電性膜に変質させることができるようなｐ形不純物イオ
ンの密度およびエネルギーを有する集束イオンビームに
よる直接描画法によって、絶縁膜（５）の所要部分を通
してｎ形半導体基板（１）の主面部にｐ形不純物イオン
を注入してｐ形イオン注入層（２ａ）およびｐ形イオン
注入層（２ｂ）を形成すると同時に、絶縁膜（５）のｐ
形イオン注入層（２ａ）上およびｐ形イオン注入層（２
ｂ）上の部分をそれぞれ電極となる導電性膜（５ａ）お
よび導電性膜（５ｂ）に変質させる。
次に１第４図（Ｃ）に示すように、導電性膜（５ａ）。
（５ｂ）が形成された絶縁膜（５）をマスクにしたメッ
キ法によって、導電性膜（５ａ）および導電性膜（５ｂ
）の表面上にそれぞれ金属膜（６ａ）および金属膜（６
ｂ）を形成すると、この実施例の方法の作業が終了する
。
キ法によって、導電性膜（５ａ）および導電性膜（５ｂ
）の表面上にそれぞれ金属膜（６ａ）および金属膜（６
ｂ）を形成すると、この実施例の方法の作業が終了する
。
この実施例め方法では、写真製版が全く不要であるので
、やっかいなマスク合わせかなくなり、工程が極めて簡
素化される。、しかも、導電性膜（５ａ）および導電性
膜（５ｂ）がそれぞれｐ形イオン注入層（２ａ）上およ
びｐ形イオン注入層（２ｂ）上に重なり合うように形成
されるので、第１図ないし第３図に示した従来例のよう
に、マスク合わせの余裕度を見込む必要がなく、素子の
集積度の向上を図ることができる。
、やっかいなマスク合わせかなくなり、工程が極めて簡
素化される。、しかも、導電性膜（５ａ）および導電性
膜（５ｂ）がそれぞれｐ形イオン注入層（２ａ）上およ
びｐ形イオン注入層（２ｂ）上に重なり合うように形成
されるので、第１図ないし第３図に示した従来例のよう
に、マスク合わせの余裕度を見込む必要がなく、素子の
集積度の向上を図ることができる。
なお、この実施例では、導電性膜（５ａ）、（５ｂ）の
表面上に金ｙ４膜（６ａ）、（６ｂ）を形成したが、必
ずしも金属膜（６ａ）、（６ｂ）を形成する必要がなく
、金属膜（６ａ）、（６ｂ）を省略してもよい。
表面上に金ｙ４膜（６ａ）、（６ｂ）を形成したが、必
ずしも金属膜（６ａ）、（６ｂ）を形成する必要がなく
、金属膜（６ａ）、（６ｂ）を省略してもよい。
また、この実施例では、ｎ形半導体基板（１）を用いる
場合について述べたが、この発明はｐ形半導体基板を用
いる場合にも適用できる。この場合には、この実施例に
おけるｎ影領域をｐ膨頭域にし、ｐ影領域をｎ形＠域に
すればよい。
場合について述べたが、この発明はｐ形半導体基板を用
いる場合にも適用できる。この場合には、この実施例に
おけるｎ影領域をｐ膨頭域にし、ｐ影領域をｎ形＠域に
すればよい。
以上、説明したように、この発明の半導体装置の製造方
法では、第１導電形の半導体基板の主面部にその主面上
に形成され不純物イオンの注入によって導電性膜に変質
ｂ」能な絶縁膜の所要部分を通して集束イオンビームに
よる直接描画法によって第２導電形の不純物イオンを注
入して第２４電形のイオン注入層を形成すると同時に、
絶縁膜の上記所要部分を電極となる４電性膜に変質さぜ
るので、写真製版が全く不要となり、工程が極めて簡素
化される。しかも、電極となる等電性膜がイオン注入層
上に重なり合うように形成されるので、従来例のように
、マスク合わせの余裕度を見込む必要がなく、素子の集
積度の向上を図ることができる。
法では、第１導電形の半導体基板の主面部にその主面上
に形成され不純物イオンの注入によって導電性膜に変質
ｂ」能な絶縁膜の所要部分を通して集束イオンビームに
よる直接描画法によって第２導電形の不純物イオンを注
入して第２４電形のイオン注入層を形成すると同時に、
絶縁膜の上記所要部分を電極となる４電性膜に変質さぜ
るので、写真製版が全く不要となり、工程が極めて簡素
化される。しかも、電極となる等電性膜がイオン注入層
上に重なり合うように形成されるので、従来例のように
、マスク合わせの余裕度を見込む必要がなく、素子の集
積度の向上を図ることができる。
第１図、第２図および第３図はそれぞれ従来の電極の形
成方法の別個の例の主要段階の状態を順次示す断面図、
第４図はこの発明の一実施例の電極の形成方法の主要段
階の状態を順次示す断面図である。 図において、（１）はｎ形半導体基板（第１導電形の半
導体基板）、（２ａ）および（２ｂ）はｐ形イオン注入
層（第２等電形のイオン注入層） 、（５）は絶縁膜（
不純物イオンの注入によって導電性膜に変質ｎ」能な絶
縁膜）、（５ａ）および（５ｂ）は導電性膜、（６ａ）
および（６ｂ）は金属膜である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人大岩増雄 第１図 第２図 第３図
成方法の別個の例の主要段階の状態を順次示す断面図、
第４図はこの発明の一実施例の電極の形成方法の主要段
階の状態を順次示す断面図である。 図において、（１）はｎ形半導体基板（第１導電形の半
導体基板）、（２ａ）および（２ｂ）はｐ形イオン注入
層（第２等電形のイオン注入層） 、（５）は絶縁膜（
不純物イオンの注入によって導電性膜に変質ｎ」能な絶
縁膜）、（５ａ）および（５ｂ）は導電性膜、（６ａ）
および（６ｂ）は金属膜である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人大岩増雄 第１図 第２図 第３図
Claims (2)
- （１）第１導電形の半導体基板の主面上に不純物イオン
の注入によって導電性膜に変質可能な絶縁膜を形成する
工程、およびこの絶縁膜の上記半導体基板の主面部のイ
オン注入層を形成すべき部分上の部分を通して集束イオ
ンビームによる直接描画法によって上記半導体基板の主
面部に第２導電形の不純物イオンを注入して第２導電形
のイオン注入層を形成すると同時に上記絶縁膜の上記イ
オン注入層上の部分を電極を構成する導電性膜に変質さ
せる工程を備えた半導体装置の製造方法。 - （２）電極が導電性膜とその表面上にメッキ法によって
形成された金属膜とから構成されていることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP296184A JPS60145612A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP296184A JPS60145612A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60145612A true JPS60145612A (ja) | 1985-08-01 |
Family
ID=11543960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP296184A Pending JPS60145612A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60145612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320026A (ja) * | 1989-01-25 | 1991-01-29 | Rikagaku Kenkyusho | 選択的金属薄膜の形成方法 |
| EP2151854A2 (en) * | 2008-08-08 | 2010-02-10 | FEI Company | Method to direct pattern metals on a substrate |
-
1984
- 1984-01-09 JP JP296184A patent/JPS60145612A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320026A (ja) * | 1989-01-25 | 1991-01-29 | Rikagaku Kenkyusho | 選択的金属薄膜の形成方法 |
| EP2151854A2 (en) * | 2008-08-08 | 2010-02-10 | FEI Company | Method to direct pattern metals on a substrate |
| JP2010045353A (ja) * | 2008-08-08 | 2010-02-25 | Fei Co | 基板上にパターン金属を誘導する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JP2664527B2 (ja) | 半導体装置 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JP3484330B2 (ja) | 漏れ電流減少領域を備える半導体素子の製造方法 | |
| KR0135682B1 (ko) | 채널길이를 감소시킨 모스펫 제조방법 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS6143484A (ja) | 半導体装置の電極形成方法 | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JPS6243341B2 (ja) | ||
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS62189755A (ja) | 半導体装置の製造方法 | |
| JPH01125975A (ja) | 半導体装置の製造方法 | |
| JPH03165516A (ja) | 半導体装置の製造方法 | |
| JPS6023504B2 (ja) | 半導体メモリ装置 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59104175A (ja) | 半導体装置の製造方法 | |
| JPS5982760A (ja) | 相補型半導体集積回路装置 | |
| JPS63236364A (ja) | 半導体装置及びその製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPS63287065A (ja) | 半導体装置の製造方法 | |
| JPH01187862A (ja) | 半導体装置の製造方法 |