JPS60148226A - バイナリ−カウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は単一のクロックを用いて、入力クロックの１．
６倍のカウント動作を行なわすことができるバイナリ−
カウンタに関するものである。

従来例の構成とその問題点 従来のこの種のバイナリ−カウンタは第１図に示すよう
に構成されている。同図において、１゜２．３はクロッ
ク信号合成回路１ｏに３相のクロック信号を供給するク
ロック信号入力端子、４〜８はフリップフロップで各単
位ステージを縦続接続してバイナリ−カウンタ９（ここ
では５ビツトのバイナリ−ダウンカウンタ）を構成して
いる。

クロック信号合成回路１０の出力Ｃｃ）ｕｔはバイナリ
−カウンタ９の最下位ビット（ＬＳＢ）のフリップフロ
ップ４のクロック信号入力端子ＣＫに接続されている。

以上のように構成された従来のバイナリ−カウンタにつ
いて、その動作を以下に説明する。クロツク信号入力端
子１．２．３より３相のクロック信号がクロック信号合
成回路１ｏに入力される。

クロック信号入力端子２に入力されるクロック信号が本
来バイナリ−カウンタ９に供給されるクロック信号であ
る。クロック信号合成回路１０はクロック信号入力端子
２に入力される信号の１．５倍の周波数の信号を出力す
るように構成されているので、バイナリ−カウンタには
本来のクロック信号の１．５倍の周波数の信号がクロッ
ク信号として印加される。

第２図はクロック信号合成回路１ｏの一具体構成図であ
り、インバータ１１〜１３とＮＡＮＤゲート１４〜１６
から構成されている。第３図は第２図のクロック信号合
成回路のタイムチャートであシ、１　ａ　、２ａ　、３
ａ　、１４ａ　、１５ａ、１６ａはそれぞれクロック信
号入力端子１，２．３の各入力信号とＮＡＮＤゲート１
４，１５．１６の各出力信号波形である。クロック信号
合成回路１゜の出力１６ａはバイナリ−カウンタ９の本
来のクロック信号であるクロック信号２ａの１．５倍の
周波数になっている。従ってクロック信号合成回路の出
力１６ａを用いて一定時間カウント動作を行なわせると
、バイナリ−カウンタ９は本来のカウントの１．５倍の
カウントを行うことになる。

しかしながら、上記のような構成においては１．６倍の
カウント動作を行うのに３相のクロック信号を必要とす
るとともに１本来のクロック信号より高い周波数のクロ
ック信号が必要であるという問題点を有していた。

発明の目的 本発明の目的は単一のクロック信号を用いて。

前記クロック信号の１．５倍のカウント動作を可能とす
るバイナリ−カウンタを提供することである。

発明の構成 本発明のバイナリ−カウンタは、クロック信号を反転す
るインバータと、前記インバータの出力をクロック入力
とし前記クロック信号を２分の１分周するフリップフロ
ップと、前記クロック信号をカウントするバイナリ−カ
ウンタと、前記フリップフロップの反転出力（あるいは
非反転出力）を第１の入力とし前記クロック信号を第２
の入力とする第１の一致ゲートと、前記フリップフロッ
プの非反転出力（あるいは反転出力）を第１の入力とし
前記クロック信号を第２の入力とする第２の一致ゲート
を具備し、かつ、前記第１の一致ゲートの出力側を前記
バイナリ−カウンタのクロック信号入力端子に接続し、
前記第２の一致ゲートの出力を前記バイナリ−カウンタ
の最下位側（クロック信号入力端子側）から２段目のフ
リップフロップのクロック信号入力端子に加えるように
構成したものであり、これにより単一のクロック信号を
用いて１．５倍のカウント動作を可能とするものである
。

実施例の説明 以下、本発明の実施例について９図面を参照しながら説
明する。

第４図は本発明の一実施例に係るバイナリ−カウンタの
ブロック構成図を示すものである。なお第１図と同一の
ものには同一の符号を付し、重複する説明は省略する。

１７はクロック信号入力端子２に入力されるクロック信
号を反転するインバータ、１８は前記インバータ１７の
出力を２分の１分周するフリップフロップである。１９
はクロック信号入力端子２が第１の入力端子に、フリッ
プフロップ１８の反転出力端子が第２の入力端子に接続
されたＡＮＤゲートであり、その出力端子はバイナリ−
カウンタ９の最下位側のフリップフロップ４のクロック
信号入力端子ＣＫに接続されている。２０はクロック信
号入力端子２を第１の入力端子に、フリップフロップ１
７の非反転出力端子を第２の入力端子に接続したＡＮＤ
ゲートである。２１はバイナリ−カウンタ９の最下位側
のフリップフロップ４の反転出力端子を第１の入力端子
に、ＡＮＤＮＯゲートの出力端子を第２の入力端子に接
続しだＥＸ−ＮＯＲゲートで、その出力端子はバイナリ
−カウンタ９の最下位側から２段目のフリップフロップ
５のクロック信号入力端子に接続されている。

以上のように構成された本実施例のバイナｌ）　−カウ
ンタについて、以下その動作を説明する。第５図は第斗
図のタイムチャートであり、２ａｒ／′ｉクロック信号
入力端子２に供給されるクロック信号、１８Ｑはフリッ
プフロップ１日の非反転出力、〆／、／　１９ａはＡＮ
ＤゲートＪｆ’ｔ／　１９の出力信号、４Ｑ　、５Ｑ、
６Ｑ、７Ｑ　、８Ｑはフリップフロップ４，５，６，７
．８のそれぞれの非反転出力Ｑの信号、２１ａはＥＸ−
ＮＯＲゲート２１の出力信号である。例えば時刻ｔ０に
おいてバイナリ−カウンタ９のカウント値は最上位側（
ＭＳＢ）から最下位側（ＬＳＢ）に向かっ’ｔｒ（０１
０１０）とする。時刻ｔ　から時刻ｔ２まではフリップ
フロッゾ１８の非反転出力１８Ｑはローレベルであるの
で、ＡＮＤゲート１９は開かれ、クロック信号２ａがＡ
ＮＤゲート１９の出力１９ａとなり。

バイナリ−カウンタ９のクロック信号となる。ＡＮＤゲ
ート２ｏはフリップフロップ１８の非反転出力１８Ｑが
ローレベルであるので、その出力２　Ｑ　ａはクロック
信号２ａにかかわらずローレベルとなる。時刻ｔ１　に
クロック信号２ａがローとベルからハイレベルに変化す
ると、ＡＮＤゲート１９は開かれているので、その出力
１９ａはローレベルからハイレベルになり、バイナリ−
カウンタ９のＬＳＢ側のフリップフロップ４の非反転出
力４Ｑはローレベルからハイレベルとナリ、フリップフ
ロップ６の非反転出力５Ｑはローレベルカらハイレベル
になる。

フリップフロップ４の反転出力がハイレベルかラローレ
ベルとなり、ＡＮＤゲート２０の出力２０ａがローレベ
ルのま１変化しないので、ＥＸ−ＮＯＲゲート２１の出
力２１ａはローレベルからハイレベルとなる。時刻ｔ２
にクロック信号２ａがハイレベルからローレベルに変化
するとＡＮＤゲート１９の出力１９ａはハイレベルから
ローレベルになり、フリップフロップ１８の非反転出力
１８Ｑはローレベルカラハイレベルトナル。従って、ク
ロック信号２ａの次のトレーリングエツジが到来する時
刻ｔ４までＡＮＤゲート１９は閉じＡＮＤゲート２０は
開いている。時刻ｔ３にクロック信号２ａがローレベル
からハイレベルに変化すると、ＡＮＤゲート２０の出力
２０　ａ　ｌ′ｉｏ−レベルからハイレベルになり、Ｅ
Ｘ−ＮＯＲゲート２１の出力２１ａはフリップフロップ
４の反転出力カローレヘルテするのでハイレベルカラロ
ーレベルになる。このとき、ＡＮＤゲート１９は閉じて
おり、ローレベル一定であるので、フリップフロップ４
はカウント動作を行なわない。従って時刻ｔ３ではカウ
ント動作は行なわれていない。時刻ｔ４にクロック信号
２ａがハイレベルからローレベルに変化するとＡＮＤゲ
ート２ｏの出力２０ａはハイレベルからローレベルにな
り、ＥＸ−ＮＯＲゲート２１の出力２１ａはフリップフ
ロップ４の反転出力がローレベルであるのでローレベル
からハイレベルになる。ＥＸ−ＮＯＲゲート２１の出力
２１ａがローレベルからハイレベルに変化するとバイナ
リ−カウンタ９のＬＳＢ側から２段目の７リツプフロツ
プ６のクロック信号となり、フリップフロップ６の非反
転出力５Ｑはローレベルからハイレベルになる。フリッ
プフロップ５の非反転出力６Ｑがローレベルからハイレ
ベルになると、フリップフロップ６の非反転出力６Ｑは
ローレベルからハイレベルに変化し、フリップフロップ
７の非反転用カフＱはハイレベルからローレベルニ変化
する。従って、バイナリ−カウンタ９は時刻ｔ４におい
て２カウント行なったことになる。壕だ、クロック信号
２ａがハイレベルからローレベルに変化することによシ
、フリップフロップ１８の非反転出力１８Ｑけハイレベ
ルからローレベルになり、クロック信号の次のトレーリ
ングエツジが到来する時刻ｔ６までＡＮＤゲート１９は
開き。

ＡＮＤゲート２０は閉じる。時刻ｔ６において。

クロック信号２ａがローレベルカラハイレベルに変化す
るとＡＮＤゲート１９　、２０は時刻ｔ１のときと同様
の動作を行い、フリップフロップ４の非反転出力４Ｑは
ハイレベルからローレベルになる。ＥＸ−ＮＯＲゲート
２１の出力２１ａは７１Ｊツブフロツプ４の反転出力が
ローレベルからハイレベルに変化したことにより１ハイ
レベルからローレベルとなる。時刻ｔ６にクロック信号
２ａがハイレベルからローレベルに変化するとＡＮＤゲ
）１９，２０．フリップフロップ１８は時刻ｔ２のとき
と同様の動作を行う。時刻ｔ７にクロック・信号２ａが
ローレベルからノ＼イレベルに変化すると、ＡＮＤゲー
ト１９，２０は時刻ｔ３のときと同様の動作を行う。Ａ
ＮＤゲート２ｏの出力２０ａ７５Ｅ　Ｏ−１／　ヘルカ
ラノｈイレベルに々るとフリップフロップ４の出力４Ｑ
がローレベルであるので。

ＥＸ−ＮＯＲゲ−１２１の出力２１　ａ（ｄｏ−レベル
からハイレベルになる。ＥＸ−ＮＯＲゲート２１の出力
２１ａがローレベルから）＼イレベルに変化するとＥＸ
−ＮＯＲゲート２１の出力２１ａはバイナリ−カウンタ
９のＬＳＢ側から２段目のフリップフロップ５のクロッ
ク信号となり、フリップフロップ６の非反転出力５Ｑは
ハイレベルからローレベルと々る。従ってバイナリ−カ
ウンタ９は時刻ｔ７において２カウント行ったことにな
る。

時刻ｔ８において、クロック信号２ａがノ・イレペルか
らローレベルに変化すると、ＡＮＤゲート１９．２０．
フリップフロップ１８は時刻ｔ４のときと同様の動作を
行う。ＥＸ−ＮＯＲゲート２１の出力２１ａはＡＮＤゲ
ート２０の出力２０　ａがハイレベルカラローレベルに
なす、フリップフロップ４の反転出力がハイレベルであ
るので、ハイレベルからローレベルになる。時刻ｔ９以
降は時刻ｔ１　から時刻ｔ８までのくり返しであるので
説明は省略する。

以上の説明から明らかなように２時刻ｔ１　から時刻ｔ
５ｔでのクロック信号２周期の間にバイナリ−カウンタ
９のＬＳＢ側のフリップフロップ４と２段目のノリノブ
フロップ５におのおの１回ずつクロック信号が入力され
、バイナリ−カウンタ９はクロック信号２周期の間に３
カウント行ったことになる。すなわち９本来のクロック
信号の１．５倍のカウントを行っていることになる。時
刻ｔ６から時刻ｔ９までの動作も同様であり、バイナリ
−カウンタ９は入力クロック信号の１．６倍のカウント
動作を行っている。なお、上述の実施例では一致ゲート
としてＡＮＤゲートを用いたが、論理を変換すれば例え
ばＮＡＮＤゲートなど他の一致ゲートを用いることもで
きる。

発明の効果 以上の説明から明らかなように１本発明はフリップ７０
ツブと一致ゲートを用いて、ノ（イナリーカウンタを構
成しているフリップフロップの最下位側（クロック入力
端子側）のフリップフロップと最下位側から２段目のフ
リップフロップにクロック信号を交互に入力することに
より、単一のクロック信号を用いて、前記クロック信号
の１．６倍のカウント動作を行なわせることができると
いう優れた効果が得られる。

【図面の簡単な説明】

第１図は従来のバイナリ−かウンタのブロック構成図、
第２図はクロック信荀合成回路の構成図、第３図は第２
図の各部の信号波形図、第４図は本発明の一実施例に係
るバイナリ−カウンタのブロック構成図、第６図は第４
図の各部の信号波形図である。 ４〜８・・・・・・ノリノブフロップ、９・・・・・・
バイナリ−カウンタ、１０・・・・・・クロック信号合
成回路、１７・・・・・・インバータ、１８・・・・・
・フリ７’　フフロツプ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＋＋
へリ 鞍　゛ 第２図 第３図 ３ａ、〜 Ｉ６α／

Claims (1)

【特許請求の範囲】
1. クロック信号を反転するインバータと、前記インバータ
   の出力をクロック入力とし前記クロック信号を２分の１
   分周するフリップフロップと、前記クロック信号をカウ
   ントするパイナリーカウ、イタと、前記フリップフロッ
   プの反転出力（あるいは非反転出力）を第１の入力とし
   前記クロック信号を第２の入力とする第１の一致ゲート
   と、前記ノリツブフロップの非反転出力（あるいは反転
   出力）を第１の入力とし前記クロック信号を第２の入力
   とする第２の一致ゲートを具備し、前記第１の一致ゲー
   トの出力側を前記バイナリ−カウンタのクロック信号入
   力端子に接続し、前記第２の一致ゲートの出力を前記バ
   イナリ−カウンタの最下位側（クロック信号入力端子側
   ）から２段目のフリップフロップのクロック信号入力端
   子に加えるように構成したことを特徴とするバイナリ−
   カウンタ。