JPH0312805B2 - - Google Patents
Info
- Publication number
- JPH0312805B2 JPH0312805B2 JP391284A JP391284A JPH0312805B2 JP H0312805 B2 JPH0312805 B2 JP H0312805B2 JP 391284 A JP391284 A JP 391284A JP 391284 A JP391284 A JP 391284A JP H0312805 B2 JPH0312805 B2 JP H0312805B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- output
- flip
- gate
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は単一のクロツクを用いて、入力クロツ
クの1.5倍のカウント動作を行なわすことができ
るバイナリーカウンタに関するものである。
クの1.5倍のカウント動作を行なわすことができ
るバイナリーカウンタに関するものである。
従来例の構成とその問題点
従来のこの種のバイナリーカウンタは第１図に
示すように構成されている。同図において、１，
２，３はクロツク信号合成回路１０に３相のクロ
ツク信号を供給するクロツク信号入力端子、４〜
８はフリツプフロツプで各単位ステージを縦続接
続してバイナリーカウンタ９（ここでは５ビツト
のバイナリーダウンカウンタ）を構成している。
クロツク信号合成回路１０の出力Coutはバイナ
リーカウンタ９の最下位ビツト（LSB）のフリ
ツプフロツプ４のクロツク信号入力端子CKに接
続されている。
示すように構成されている。同図において、１，
２，３はクロツク信号合成回路１０に３相のクロ
ツク信号を供給するクロツク信号入力端子、４〜
８はフリツプフロツプで各単位ステージを縦続接
続してバイナリーカウンタ９（ここでは５ビツト
のバイナリーダウンカウンタ）を構成している。
クロツク信号合成回路１０の出力Coutはバイナ
リーカウンタ９の最下位ビツト（LSB）のフリ
ツプフロツプ４のクロツク信号入力端子CKに接
続されている。
以上のように構成された従来のバイナリーカウ
ンタについて、その動作を以下に説明する。クロ
ツク信号入力端子１，２，３より３層のクロツク
信号がクロツク信号合成回路１０に入力される。
クロツク信号入力端子２に入力されるクロツク信
号が本来バイナリーカウンタ９に供給されるクロ
ツク信号である。クロツク信号合成回路１０はク
ロツク信号入力端子２に入力される信号の1.5倍
の周波数の信号を出力するように構成されている
ので、バイナリーカウンタには本来のクロツク信
号の1.5倍の周波数の信号がクロツク信号として
印加される。
ンタについて、その動作を以下に説明する。クロ
ツク信号入力端子１，２，３より３層のクロツク
信号がクロツク信号合成回路１０に入力される。
クロツク信号入力端子２に入力されるクロツク信
号が本来バイナリーカウンタ９に供給されるクロ
ツク信号である。クロツク信号合成回路１０はク
ロツク信号入力端子２に入力される信号の1.5倍
の周波数の信号を出力するように構成されている
ので、バイナリーカウンタには本来のクロツク信
号の1.5倍の周波数の信号がクロツク信号として
印加される。
第２図はクロツク信号合成回路１０の一具体構
成図であり、インバータ１１〜１３とNANDゲ
ート１４〜１６から構成されている。第３図は第
２図のクロツク信号合成回路のタイムチヤートで
あり、１ａ，２ａ，３ａ，１４ａ，１５ａ，１６
ａはそれぞれクロツク信号入力端子１，２，３の
各入力信号とNANDゲート１４，１５，１６の
各出力信号波形である。クロツク信号合成回路１
０の出力１６ａはバイナリーカウンタ９の本来の
クロツク信号であるクロツク信号２ａの1.5倍の
周波数になつている。従つてクロツク信号合成回
路の出力１６ａを用いて一定時間カウント動作を
行なわせると、バイナリーカウンタ９は本来のカ
ウントの1.5倍のカウントを行うことになる。
成図であり、インバータ１１〜１３とNANDゲ
ート１４〜１６から構成されている。第３図は第
２図のクロツク信号合成回路のタイムチヤートで
あり、１ａ，２ａ，３ａ，１４ａ，１５ａ，１６
ａはそれぞれクロツク信号入力端子１，２，３の
各入力信号とNANDゲート１４，１５，１６の
各出力信号波形である。クロツク信号合成回路１
０の出力１６ａはバイナリーカウンタ９の本来の
クロツク信号であるクロツク信号２ａの1.5倍の
周波数になつている。従つてクロツク信号合成回
路の出力１６ａを用いて一定時間カウント動作を
行なわせると、バイナリーカウンタ９は本来のカ
ウントの1.5倍のカウントを行うことになる。
しかしながら、上記のような構成においては
1.5倍のカウント動作を行うのに３相のクロツク
信号を必要とするとともに、本来のクロツク信号
より高い周波数のクロツク信号が必要であるとい
う問題点を有していた。
1.5倍のカウント動作を行うのに３相のクロツク
信号を必要とするとともに、本来のクロツク信号
より高い周波数のクロツク信号が必要であるとい
う問題点を有していた。
発明の目的
本発明の目的は単一のクロツク信号を用いて、
前記クロツク信号の1.5倍のカウント動作を可能
とするバイナリーカウンタを提供することであ
る。
前記クロツク信号の1.5倍のカウント動作を可能
とするバイナリーカウンタを提供することであ
る。
発明の構成
本発明のバイナリーカウンタは、クロツク信号
を反転するインバータと、前記インバータの出力
をクロツク入力とし前記クロツク信号を２分の１
分周するフリツプフロツプと、前記クロツク信号
をカウントするバイナリーカウンタと、前記フリ
ツプフロツプの反転出力（あるいは非反転出力）
を第１の入力とし前記クロツク信号を第２の入力
とする第１のANDゲートと、前記フリツプフロ
ツプの非反転出力（あるいは反転出力を第１の入
力とし前記クロツク信号を第２の入力とする第２
のANDゲートを具備し、かつ、前記第１のAND
ゲートの出力側を前記、バイナリーカウンタのク
ロツク信号入力端子に接続し、前記第２のAND
ゲートの出力と前記バイナリーカウンタの最下位
側の非反転出力を入力とするEX−NORゲートの
出力を前記バイナリーカウンタの最下位側（クロ
ツク信号入力端子側）から２段目のフリツプフロ
ツプのクロツク信号入力端子に加えるように構成
したものであり、これにより単一のクロツク信号
を用いて1.5倍のカウント動作を可能とするもの
である。
を反転するインバータと、前記インバータの出力
をクロツク入力とし前記クロツク信号を２分の１
分周するフリツプフロツプと、前記クロツク信号
をカウントするバイナリーカウンタと、前記フリ
ツプフロツプの反転出力（あるいは非反転出力）
を第１の入力とし前記クロツク信号を第２の入力
とする第１のANDゲートと、前記フリツプフロ
ツプの非反転出力（あるいは反転出力を第１の入
力とし前記クロツク信号を第２の入力とする第２
のANDゲートを具備し、かつ、前記第１のAND
ゲートの出力側を前記、バイナリーカウンタのク
ロツク信号入力端子に接続し、前記第２のAND
ゲートの出力と前記バイナリーカウンタの最下位
側の非反転出力を入力とするEX−NORゲートの
出力を前記バイナリーカウンタの最下位側（クロ
ツク信号入力端子側）から２段目のフリツプフロ
ツプのクロツク信号入力端子に加えるように構成
したものであり、これにより単一のクロツク信号
を用いて1.5倍のカウント動作を可能とするもの
である。
実施例の説明
以下、本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
第４図は本発明の一実施例に係るバイナリーカ
ウンタのブロツク構成図を示すものである。な
お、第１図と同一のものには同一の符号を付し、
重複する説明は省略する。１７はクロツク信号入
力端子２に入力されるクロツク信号を反転するイ
ンバータ、１８は前記インバータ１７の出力を２
分の１分周するフリツプフロツプである。１９は
クロツク信号入力端子２が第１の入力端子に、フ
リツプフロツプ１８の反転出力端子が第２の入力
端子に接続されたANDゲートであり、その出力
端子はバイナリーカウンタ９の最下位側のフリツ
プフロツプ４のクロツク信号入力端子CKに接続
されている。２０はクロツク信号入力端子２を第
１の入力端子に、フリツプフロツプ１７の非反転
出力端子を第２の入力端子に接続したANDゲー
トである。２１はバイナリーカウンタ９の最下位
側のフリツプフロツプ４の反転出力端子を第１の
入力端子に、ANDゲート２０の出力端子を第２
の入力端子に接続したEX−NORゲートで、その
出力端子はバイナリーカウンタ９の最下位側から
２段目のフリツプフロツプ５のクロツク信号入力
端子に接続されている。
ウンタのブロツク構成図を示すものである。な
お、第１図と同一のものには同一の符号を付し、
重複する説明は省略する。１７はクロツク信号入
力端子２に入力されるクロツク信号を反転するイ
ンバータ、１８は前記インバータ１７の出力を２
分の１分周するフリツプフロツプである。１９は
クロツク信号入力端子２が第１の入力端子に、フ
リツプフロツプ１８の反転出力端子が第２の入力
端子に接続されたANDゲートであり、その出力
端子はバイナリーカウンタ９の最下位側のフリツ
プフロツプ４のクロツク信号入力端子CKに接続
されている。２０はクロツク信号入力端子２を第
１の入力端子に、フリツプフロツプ１７の非反転
出力端子を第２の入力端子に接続したANDゲー
トである。２１はバイナリーカウンタ９の最下位
側のフリツプフロツプ４の反転出力端子を第１の
入力端子に、ANDゲート２０の出力端子を第２
の入力端子に接続したEX−NORゲートで、その
出力端子はバイナリーカウンタ９の最下位側から
２段目のフリツプフロツプ５のクロツク信号入力
端子に接続されている。
以上のように構成された本実施例のバイナリー
カウンタについて、以下その動作を説明する。第
５図は第４図のタイムチヤートであり、２ａはク
ロツク信号入力端子２に供給されるクロツク信
号、１８Ｑはフリツプフロツプ１８の非反転出
力、１９ａはANDゲート１９の出力信号、４Ｑ，
５Ｑ，６Ｑ，７Ｑ，８Ｑはフリツプフロツプ４，
５，６，７，８のそれぞれの非反転出力Ｑの信
号、２１ａはEX−NORゲート２１の出力信号で
ある。例えば時刻t0においてバイナリーカウンタ
９のカウント値は最上位側（MSB）から最下位
側（LSB）に向かつて（01010）とする。時刻t0
から時刻t2まではフリツプフロツプ１８の非反転
出力１８Ｑはローレベルであるので、ANDゲー
ト１９は開かれ、クロツク信号２ａがANDゲー
ト１９の出力１９ａとなり、バイナリーカウンタ
９のクロツク信号となる。ANDゲート２０はフ
リツプフロツプ１８の非反転出力１８Ｑがローレ
ベルであるので、その出力２０ａはクロツク信号
２ａにかかわらずローレベルとなる。時刻t1にク
ロツク信号２ａがローレベルからハイレベルに変
化すると、ANDゲート１９は開かれているので、
その出力１９ａはローレベルからハイレベルにな
り、バイナリーカウンタ９のLSB側のフリツプ
フロツプ４の非反転出力４Ｑはローレベルからハ
イレベルとなり、フリツプフロツプ５の非反転出
力５Ｑはローレベルからハイレベルになる。
カウンタについて、以下その動作を説明する。第
５図は第４図のタイムチヤートであり、２ａはク
ロツク信号入力端子２に供給されるクロツク信
号、１８Ｑはフリツプフロツプ１８の非反転出
力、１９ａはANDゲート１９の出力信号、４Ｑ，
５Ｑ，６Ｑ，７Ｑ，８Ｑはフリツプフロツプ４，
５，６，７，８のそれぞれの非反転出力Ｑの信
号、２１ａはEX−NORゲート２１の出力信号で
ある。例えば時刻t0においてバイナリーカウンタ
９のカウント値は最上位側（MSB）から最下位
側（LSB）に向かつて（01010）とする。時刻t0
から時刻t2まではフリツプフロツプ１８の非反転
出力１８Ｑはローレベルであるので、ANDゲー
ト１９は開かれ、クロツク信号２ａがANDゲー
ト１９の出力１９ａとなり、バイナリーカウンタ
９のクロツク信号となる。ANDゲート２０はフ
リツプフロツプ１８の非反転出力１８Ｑがローレ
ベルであるので、その出力２０ａはクロツク信号
２ａにかかわらずローレベルとなる。時刻t1にク
ロツク信号２ａがローレベルからハイレベルに変
化すると、ANDゲート１９は開かれているので、
その出力１９ａはローレベルからハイレベルにな
り、バイナリーカウンタ９のLSB側のフリツプ
フロツプ４の非反転出力４Ｑはローレベルからハ
イレベルとなり、フリツプフロツプ５の非反転出
力５Ｑはローレベルからハイレベルになる。
フリツプフロツプ４の反転出力がハイレベルか
らローレベルとなり、ANDゲート２０の出力２
０ａがローレベルのまま変化しないので、EX−
NORゲート２１の出力２１ａはローレベルから
ハイレベルとなる。時刻t2にクロツク信号２ａが
ハイレベルからローレベルに変化するとANDゲ
ート１９の出力１９ａはハイレベルからローレベ
ルになり、フリツプフロツプ１８の非反転出力１
８Ｑはローレベルからハイレベルとなる。従つ
て、クロツク信号２ａの次のトレーリングエツジ
が到来する時刻t4までANDゲート１９は閉じ
ANDゲート２０は開いている。時刻t3にクロツ
ク信号２ａがローレベルからハイレベルに変化す
ると、ANDゲート２０の出力２０ａはローレベ
ルからハイレベルになり、EX−NORゲート２１
の出力２１ａはフリツプフロツプ４の反転出力が
ローレベルであるのでハイレベルからローレベル
になる。このとき、ANDゲート１９は閉じてお
り、ローレベル一定であるので、フリツプフロツ
プ４はカウント動作を行なわない。従つて時刻t3
ではカウント動作は行なわれていない。時刻t4に
クロツク信号２ａがハイレベルからローレベルに
変化するとANDゲート２０の出力２０ａはハイ
レベルからローレベルになり、EX−NORゲート
２１の出力２１ａはフリツプフロツプ４の反転出
力がローレベルであるのでローレベルからハイレ
ベルになる。EX−NORゲート２１の出力２１ａ
がローレベルからハイレベルに変化するとバイナ
リーカウンタ９のLBS側から２段目のフリツプ
フロツプ５のクロツク信号となり、フリツプフロ
ツプ５の非反転出力５Ｑはローレベルからハイレ
ベルになる。フリツプフロツプ５の非反転出力５
Ｑがローレベルからハイレベルになると、フリツ
プフロツプ６の非反転出力６はローレベルからハ
イレベルに変化し、フリツプフロツプ７の非反転
出力７Ｑはハイレベルからローレベルに変化す
る。従つて、バイナリーカウンタ９は時刻t4にお
いて２カウント行なつたことになる。また、クロ
ツク信号２ａがハイレベルからローレベルに変化
することにより、フリツプフロツプ１８の非反転
出力１８Ｑはハイレベルからローレベルになり、
クロツク信号の次のトレーリングエツジが到来す
る時刻t6までANDゲート１９は開き、ANDゲー
ト２０は閉じる。時刻t5において、クロツク信号
２ａがローレベルからハイレベルに変化すると
ANDゲート１９，２０は時刻t1のときと同様の
動作を行い、フリツプフロツプ４の非反転出力４
Ｑはハイレベルからローレベルになる。EX−
NORゲート２１の出力２１ａはフリツプフロツ
プ４の反転出力がローレベルからハイレベルに変
化したことにより、ハイレベルからローレベルと
なる。時刻t6にクロツク信号２ａがハイレベルか
らローレベルに変化するとANDゲート１９，２
０、フリツプフロツプ１８は時刻t2のときと同様
の動作を行う。時刻t7にクロツク信号２ａがロー
レベルからハイレベルに変化すると、ANDゲー
ト１９，２０は時刻t3のときと同様の動作を行
う。ANDゲート２０の出力２０ａがローレベル
からハイレベルになるとフリツプフロツプ４の出
力４Ｑがローレベルであるので、EX−NORゲー
ト２１の出力の２１ａはローレベルからハイレベ
ルになる。EX―NORゲート２１の出力２１ａが
ローレベルからハイレベルに変化するとEX−
NORゲート２１の出力２１ａはバイナリーカウ
ンタ９のLSB側から２段目のフリツプフロツプ
５のクロツク信号となり、フリツプフロツプ５の
非反転出力５Ｑはハイレベルからローレベルとな
る。従つてバイナリーカウンタ９は時刻t7におい
て２カウント行つたことになる。時刻t8におい
て、クロツク信号２ａがハイレベルからローレベ
ルに変化すると、ANDゲート１９，２０、フリ
ツプフロツプ１８は時刻t4のときと同様の動作を
行う。EX−NORゲート２１の出力２１ａは
ANDゲート２０の出力２０ａがハイレベルから
ローレベルになり、フリツプフロツプ４の反転出
力がハイレベルであるので、ハイレベルからロー
レベルになる。時刻t9以降は時刻t1から時刻t8ま
でのくり返しであるので説明は省略する。
らローレベルとなり、ANDゲート２０の出力２
０ａがローレベルのまま変化しないので、EX−
NORゲート２１の出力２１ａはローレベルから
ハイレベルとなる。時刻t2にクロツク信号２ａが
ハイレベルからローレベルに変化するとANDゲ
ート１９の出力１９ａはハイレベルからローレベ
ルになり、フリツプフロツプ１８の非反転出力１
８Ｑはローレベルからハイレベルとなる。従つ
て、クロツク信号２ａの次のトレーリングエツジ
が到来する時刻t4までANDゲート１９は閉じ
ANDゲート２０は開いている。時刻t3にクロツ
ク信号２ａがローレベルからハイレベルに変化す
ると、ANDゲート２０の出力２０ａはローレベ
ルからハイレベルになり、EX−NORゲート２１
の出力２１ａはフリツプフロツプ４の反転出力が
ローレベルであるのでハイレベルからローレベル
になる。このとき、ANDゲート１９は閉じてお
り、ローレベル一定であるので、フリツプフロツ
プ４はカウント動作を行なわない。従つて時刻t3
ではカウント動作は行なわれていない。時刻t4に
クロツク信号２ａがハイレベルからローレベルに
変化するとANDゲート２０の出力２０ａはハイ
レベルからローレベルになり、EX−NORゲート
２１の出力２１ａはフリツプフロツプ４の反転出
力がローレベルであるのでローレベルからハイレ
ベルになる。EX−NORゲート２１の出力２１ａ
がローレベルからハイレベルに変化するとバイナ
リーカウンタ９のLBS側から２段目のフリツプ
フロツプ５のクロツク信号となり、フリツプフロ
ツプ５の非反転出力５Ｑはローレベルからハイレ
ベルになる。フリツプフロツプ５の非反転出力５
Ｑがローレベルからハイレベルになると、フリツ
プフロツプ６の非反転出力６はローレベルからハ
イレベルに変化し、フリツプフロツプ７の非反転
出力７Ｑはハイレベルからローレベルに変化す
る。従つて、バイナリーカウンタ９は時刻t4にお
いて２カウント行なつたことになる。また、クロ
ツク信号２ａがハイレベルからローレベルに変化
することにより、フリツプフロツプ１８の非反転
出力１８Ｑはハイレベルからローレベルになり、
クロツク信号の次のトレーリングエツジが到来す
る時刻t6までANDゲート１９は開き、ANDゲー
ト２０は閉じる。時刻t5において、クロツク信号
２ａがローレベルからハイレベルに変化すると
ANDゲート１９，２０は時刻t1のときと同様の
動作を行い、フリツプフロツプ４の非反転出力４
Ｑはハイレベルからローレベルになる。EX−
NORゲート２１の出力２１ａはフリツプフロツ
プ４の反転出力がローレベルからハイレベルに変
化したことにより、ハイレベルからローレベルと
なる。時刻t6にクロツク信号２ａがハイレベルか
らローレベルに変化するとANDゲート１９，２
０、フリツプフロツプ１８は時刻t2のときと同様
の動作を行う。時刻t7にクロツク信号２ａがロー
レベルからハイレベルに変化すると、ANDゲー
ト１９，２０は時刻t3のときと同様の動作を行
う。ANDゲート２０の出力２０ａがローレベル
からハイレベルになるとフリツプフロツプ４の出
力４Ｑがローレベルであるので、EX−NORゲー
ト２１の出力の２１ａはローレベルからハイレベ
ルになる。EX―NORゲート２１の出力２１ａが
ローレベルからハイレベルに変化するとEX−
NORゲート２１の出力２１ａはバイナリーカウ
ンタ９のLSB側から２段目のフリツプフロツプ
５のクロツク信号となり、フリツプフロツプ５の
非反転出力５Ｑはハイレベルからローレベルとな
る。従つてバイナリーカウンタ９は時刻t7におい
て２カウント行つたことになる。時刻t8におい
て、クロツク信号２ａがハイレベルからローレベ
ルに変化すると、ANDゲート１９，２０、フリ
ツプフロツプ１８は時刻t4のときと同様の動作を
行う。EX−NORゲート２１の出力２１ａは
ANDゲート２０の出力２０ａがハイレベルから
ローレベルになり、フリツプフロツプ４の反転出
力がハイレベルであるので、ハイレベルからロー
レベルになる。時刻t9以降は時刻t1から時刻t8ま
でのくり返しであるので説明は省略する。
以上の説明から明らかなように、時刻t1から時
刻t5までのクロツク信号２周期の間にバイナリー
カウンタ９のLSB側のフリツプフロツプ４と２
段目のフリツプフロツプ５におのおの１回ずつク
ロツク信号が入力され、バイナリーカウンタ９は
クロツク信号２周期の間に３カウント行つたこと
になる。すなわち、本来のクロツク信号の1.5倍
のカウントを行つていることになる。時刻t5から
時刻t9までの動作も同様であり、バイナリーカウ
ンタ９は入力クロツク信号の1.5倍のカウント動
作を行つている。なお、上述の実施例ではAND
ゲートを用いたが、論理を変換すればNANDゲ
ートなど他の論理ゲートを用いることもできる。
刻t5までのクロツク信号２周期の間にバイナリー
カウンタ９のLSB側のフリツプフロツプ４と２
段目のフリツプフロツプ５におのおの１回ずつク
ロツク信号が入力され、バイナリーカウンタ９は
クロツク信号２周期の間に３カウント行つたこと
になる。すなわち、本来のクロツク信号の1.5倍
のカウントを行つていることになる。時刻t5から
時刻t9までの動作も同様であり、バイナリーカウ
ンタ９は入力クロツク信号の1.5倍のカウント動
作を行つている。なお、上述の実施例ではAND
ゲートを用いたが、論理を変換すればNANDゲ
ートなど他の論理ゲートを用いることもできる。
発明の効果
以上の説明から明らかなように、本発明はフリ
ツプフロツプと論理ゲートを用いて、バイナリー
カウンタを構成しているフリツプフロツプの最下
位側（クロツク入力端子側）のフリツプフロツプ
と最下位側から２段目のフリツプフロツプにクロ
ツク信号を交互に入力することにより、単一のク
ロツク信号を用いて、前記クロツク信号の1.5倍
のカウント動作を行なわせることができるという
優れた効果が得られる。
ツプフロツプと論理ゲートを用いて、バイナリー
カウンタを構成しているフリツプフロツプの最下
位側（クロツク入力端子側）のフリツプフロツプ
と最下位側から２段目のフリツプフロツプにクロ
ツク信号を交互に入力することにより、単一のク
ロツク信号を用いて、前記クロツク信号の1.5倍
のカウント動作を行なわせることができるという
優れた効果が得られる。
第１図は従来のバイナリーカウンタのブロツク
構成図、第２図はクロツク信号合成回路の構成
図、第３図は第２図の各部の信号波形図、第４図
は本発明の一実施例に係るバイナリーカウンタの
ブロツク構成図、第５図は第４図の各部の信号波
形図である。 ４〜８……フリツプフロツプ、９……バイナリ
ーカウンタ、１０……クロツク信号合成回路、１
７……インバータ、１８……フリツプフロツプ。
構成図、第２図はクロツク信号合成回路の構成
図、第３図は第２図の各部の信号波形図、第４図
は本発明の一実施例に係るバイナリーカウンタの
ブロツク構成図、第５図は第４図の各部の信号波
形図である。 ４〜８……フリツプフロツプ、９……バイナリ
ーカウンタ、１０……クロツク信号合成回路、１
７……インバータ、１８……フリツプフロツプ。
Claims (1)
- １ クロツク信号を反転するインバータと、前記
インバータの出力をクロツク入力とし前記クロツ
ク信号を２分の１分周するフリツプフロツプと、
前記クロツク信号をカウントするバイナリーカウ
ンタと、前記フリツプフロツプの反転出力（ある
いは非反転出力）を第１の入力とし前記クロツク
信号を第２の入力とする第１のANDゲートと、
前記フリツプフロツプの非反転出力（あるいは反
転出力）を第１の入力とし前記クロツク信号を第
２の入力とする第２のANDゲートと、前記第２
のANDゲートの出力と前記バイナリーカウンタ
の最下位側（クロツク信号入力端子側）の反転出
力を入力とするEX−NORゲートを具備し、前記
第１のANDゲートの出力を前記バイナリーカウ
ンタのクロツク信号入力端子に加え、前記EX−
NORゲートの出力を前記バイナリーカウンタの
最下位側から２段目のフリツプフロツプのクロツ
ク信号入力端子に加えるように構成したことを特
徴とするバイナリーカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003912A JPS60148226A (ja) | 1984-01-12 | 1984-01-12 | バイナリ−カウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003912A JPS60148226A (ja) | 1984-01-12 | 1984-01-12 | バイナリ−カウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60148226A JPS60148226A (ja) | 1985-08-05 |
| JPH0312805B2 true JPH0312805B2 (ja) | 1991-02-21 |
Family
ID=11570391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59003912A Granted JPS60148226A (ja) | 1984-01-12 | 1984-01-12 | バイナリ−カウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148226A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513179B2 (ja) * | 1985-12-25 | 1996-07-03 | 日本電気株式会社 | カウンタ付直列−並列変換回路 |
-
1984
- 1984-01-12 JP JP59003912A patent/JPS60148226A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60148226A (ja) | 1985-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689416B2 (ja) | フリツプフロツプ | |
| US3992635A (en) | N scale counter | |
| JPH0312805B2 (ja) | ||
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPS6129577B2 (ja) | ||
| CN1099764C (zh) | 数/模转换器接口装置 | |
| JPS6130451B2 (ja) | ||
| KR100271629B1 (ko) | 업/다운카운터 | |
| JPS6196827A (ja) | バイナリ−カウンタ | |
| JPS60189330A (ja) | 並列−直列変換装置 | |
| JP2656241B2 (ja) | アツプダウンカウンタ回路 | |
| JPH0247642Y2 (ja) | ||
| JP2689539B2 (ja) | 分周器 | |
| JPS6196828A (ja) | バイナリ−カウンタ | |
| JP2656240B2 (ja) | カウンタ回路 | |
| JPS6128422Y2 (ja) | ||
| JPS6117636Y2 (ja) | ||
| JPH0466136B2 (ja) | ||
| JPH05183427A (ja) | カウンタ回路 | |
| JPS63261420A (ja) | デイジタル・コンパレ−タ | |
| JPH0251298B2 (ja) | ||
| JPH039661B2 (ja) | ||
| JPH01280924A (ja) | テスト機能を有する計数回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPH06101684B2 (ja) | Ｄ／ａ変換器 |