JPS60151748A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS60151748A JPS60151748A JP662884A JP662884A JPS60151748A JP S60151748 A JPS60151748 A JP S60151748A JP 662884 A JP662884 A JP 662884A JP 662884 A JP662884 A JP 662884A JP S60151748 A JPS60151748 A JP S60151748A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- interrupt
- signal
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置におけるマイクロプログラム制
御装置に関する。
御装置に関する。
従来技術
高速処理が要求されるマイクロプログラム制御装置にお
いてはマイクロプログラムの実行ザイクルに比較して記
憶装置、へのアクセスタイムが長い。
いてはマイクロプログラムの実行ザイクルに比較して記
憶装置、へのアクセスタイムが長い。
このため、記憶装置へのアクセス要求を送出するマイク
ロ命令を実行した場合にアクセス完了同期を行なわなけ
ればならない。
ロ命令を実行した場合にアクセス完了同期を行なわなけ
ればならない。
このアクセス完了同期の方法としては従来次の三つが一
般的に用いられている。第一の方法は、アクセス要求が
完了するまで、この要求のあったマイクロ命令ザイクル
を延長する方法で、尚速処理には不向きである。第二の
方法は、アクセス要求を送出するマイクロ命令つ゛イク
ル実行の後、一定時間後にアクセスか光子することを予
め決め”Ｃおき、マイクロ命令にてデータの受渡しをす
る方法である。第三の方法は、Ｎ３二の方法を改良し、
データの受渡しを確実にするため、マイクロ命令により
アクセス同期完了コマンドを送出し、記憶装置からのア
クセス完了をマイクロ命令で待ち合わせる方法である。
般的に用いられている。第一の方法は、アクセス要求が
完了するまで、この要求のあったマイクロ命令ザイクル
を延長する方法で、尚速処理には不向きである。第二の
方法は、アクセス要求を送出するマイクロ命令つ゛イク
ル実行の後、一定時間後にアクセスか光子することを予
め決め”Ｃおき、マイクロ命令にてデータの受渡しをす
る方法である。第三の方法は、Ｎ３二の方法を改良し、
データの受渡しを確実にするため、マイクロ命令により
アクセス同期完了コマンドを送出し、記憶装置からのア
クセス完了をマイクロ命令で待ち合わせる方法である。
従来の亮速処狸用マイクロプログラム制御装置では、第
二又は第三の方法が一般的に採用されており、アクセス
要求送出からアクセス完丁迄の間はマイクロプログラム
の割込みが禁止されており、アクセス完了後に割込を受
付けなければならないという制限があった。
二又は第三の方法が一般的に採用されており、アクセス
要求送出からアクセス完丁迄の間はマイクロプログラム
の割込みが禁止されており、アクセス完了後に割込を受
付けなければならないという制限があった。
発明の目的
したがって、本発明の目日ソは、記憶装置をアクセス中
でも割込を受付けることができるマイクロプログラム制
御装置を提供することにある。
でも割込を受付けることができるマイクロプログラム制
御装置を提供することにある。
発明の構成
本発明のマイクロプログラム制御装置は、マイクロ命令
によってアクセス可能な記憶装置と、読ちの一方を迭ぶ
選択手段と、割込表示手段および割込制御手段とから構
成され、読出し要求表示手段は通常、記憶装置への読出
し要求マイクロ命４令の送出によりセットされ、記憶装
置からの読出データ送出に伴なって出力される読出し同
期信号によりリセットされ、割込表示手段により割込状
態であることが示された場合に読出し要求表示手段がセ
ット状態であれば、゛記憶装置からの読出し同期信号に
より読出データを読出データ記憶手段に格納すると共に
、読出し要求表示手段をリセットし、割込制御手段によ
り割込状態から復帰した場合に、選択手段によって読出
データ記憶手段からデータを読出すことにより、記憶装
置アクセス中の割込を受（＝ｊ可能としたものである。
によってアクセス可能な記憶装置と、読ちの一方を迭ぶ
選択手段と、割込表示手段および割込制御手段とから構
成され、読出し要求表示手段は通常、記憶装置への読出
し要求マイクロ命４令の送出によりセットされ、記憶装
置からの読出データ送出に伴なって出力される読出し同
期信号によりリセットされ、割込表示手段により割込状
態であることが示された場合に読出し要求表示手段がセ
ット状態であれば、゛記憶装置からの読出し同期信号に
より読出データを読出データ記憶手段に格納すると共に
、読出し要求表示手段をリセットし、割込制御手段によ
り割込状態から復帰した場合に、選択手段によって読出
データ記憶手段からデータを読出すことにより、記憶装
置アクセス中の割込を受（＝ｊ可能としたものである。
実施例
以下、本発明の実施例を図面を参照しながら説明する。
第１図は本発明の１実施例に係るマイクロプログラム制
御装置のブロック図である。
御装置のブロック図である。
本実施例のマイクロプログラム制御装置は、マイクログ
ログ２ム制御部１０からのマイクロ命令の発行に伴なつ
”〔出力される記イ、＠装置読出し要求信号Ｓ１ｏに応
答して一定時間後にデータ読出し同期信号Ｓ１の出力を
伴なってデータが読出される記憶装置１と、 この記・ｌα装置Ｍ、１から読出されたデータをゲート
回路９０出力ｔζより記憶するＵε出しデータ記１．Ｇ
手段であるレジスタ３と、 割込要因の発生によりセット信号Ｓ６を出力すると共に
マイクロプログラムを割込処理ルーチンへ移行させ、割
込処理ルーチンからの復帰命令の発行によりマイクロプ
ログラムを割込前のルーチンへ復帰させると共にリセッ
ト信号Ｓ６を出力する割込制御手段である割込制御回路
６と、 割込制御回路６から出力されたセット信号ｓ６／リセッ
ト信号Ｓ６によりセット／リセットされ、割込状態の場
合に割込表示信号Ｓ５を出方する割込表示手段であるフ
リップ７０ツグ５および割込表示（ｇ号Ｓ５を反転する
ゲート回路８と、通常は、記憶装置読出し要求信号Ｓ１
ｏによりゲート回路７の出力でセットされ、データ読出
し同期信号Ｓ１によりリセットされ、７リツズブロンズ
通常は、記憶装置読出し要求信号８１０によりレジスタ
３に格納されたデータを読出し、データ読出し同期信号
Ｓ１により記憶装置１から読出されたデータを還体し、
データ処理を行なうための不図示の演算装置等へ送出し
、割込制御回路６により割４とを備える。なお、第１図
においては本発明の説明に直接、必要ない制御信号等は
省略されている。
ログ２ム制御部１０からのマイクロ命令の発行に伴なつ
”〔出力される記イ、＠装置読出し要求信号Ｓ１ｏに応
答して一定時間後にデータ読出し同期信号Ｓ１の出力を
伴なってデータが読出される記憶装置１と、 この記・ｌα装置Ｍ、１から読出されたデータをゲート
回路９０出力ｔζより記憶するＵε出しデータ記１．Ｇ
手段であるレジスタ３と、 割込要因の発生によりセット信号Ｓ６を出力すると共に
マイクロプログラムを割込処理ルーチンへ移行させ、割
込処理ルーチンからの復帰命令の発行によりマイクロプ
ログラムを割込前のルーチンへ復帰させると共にリセッ
ト信号Ｓ６を出力する割込制御手段である割込制御回路
６と、 割込制御回路６から出力されたセット信号ｓ６／リセッ
ト信号Ｓ６によりセット／リセットされ、割込状態の場
合に割込表示信号Ｓ５を出方する割込表示手段であるフ
リップ７０ツグ５および割込表示（ｇ号Ｓ５を反転する
ゲート回路８と、通常は、記憶装置読出し要求信号Ｓ１
ｏによりゲート回路７の出力でセットされ、データ読出
し同期信号Ｓ１によりリセットされ、７リツズブロンズ
通常は、記憶装置読出し要求信号８１０によりレジスタ
３に格納されたデータを読出し、データ読出し同期信号
Ｓ１により記憶装置１から読出されたデータを還体し、
データ処理を行なうための不図示の演算装置等へ送出し
、割込制御回路６により割４とを備える。なお、第１図
においては本発明の説明に直接、必要ない制御信号等は
省略されている。
次に、本実施例の動作について説明する。先づ記憶装置
脱出し要求信号５１０が送出されない、すなわち記憶装
置１へのアクセスがなく、しかも割込発生もない場合に
は、フリツ７゛フロップ２およびフリップフロップ５は
リセット状態になっており、選択器９はレジスタ；−の
読出しデータを選択している。
脱出し要求信号５１０が送出されない、すなわち記憶装
置１へのアクセスがなく、しかも割込発生もない場合に
は、フリツ７゛フロップ２およびフリップフロップ５は
リセット状態になっており、選択器９はレジスタ；−の
読出しデータを選択している。
次に、マイクロプログラムで記憶装置読出しのマイクロ
命令が実行された後の動作を第２図のタイミングチャー
トを参照しながら説明する。
命令が実行された後の動作を第２図のタイミングチャー
トを参照しながら説明する。
本実施例の記憶装＠１はデータ読出しに２クロツクサイ
クルを要するものとし、最初の１クロツクザイクルはマ
イクロ命令を１命令実行するのに要するサイクルと同じ
で、アクセス起動後２クロックサイクル目に記憶装置１
からデータが読出されると共にデータ読出し同期信号Ｓ
１が送出される。
クルを要するものとし、最初の１クロツクザイクルはマ
イクロ命令を１命令実行するのに要するサイクルと同じ
で、アクセス起動後２クロックサイクル目に記憶装置１
からデータが読出されると共にデータ読出し同期信号Ｓ
１が送出される。
先づ、最初のクロックサイクルＴ１で記憶装置１のデー
タＡ読出しのマイクロ命令が実行され、マイクロプログ
ツム制御回路１０から記憶装置読出し要求信号Ｓ１ｏが
送出される。これによって記憶装置１へのアクセスの起
動がかかると同時にゲート回路７の出力が１１”になっ
てフリップフロッグれると、記憶装置１からデータＡが
送出されると同時に゛データ読出し同期信号Ｓ１が出力
され、このデータ読出し同期信号ＳＩＫよってフリップ
フロップ２はリセットされ、選択器４は記憶装ｆ＆１の
読出しデータＡを選択し、これを次のクロツクサイク＃
’ｌ’４で演算装置等に出力する。
タＡ読出しのマイクロ命令が実行され、マイクロプログ
ツム制御回路１０から記憶装置読出し要求信号Ｓ１ｏが
送出される。これによって記憶装置１へのアクセスの起
動がかかると同時にゲート回路７の出力が１１”になっ
てフリップフロッグれると、記憶装置１からデータＡが
送出されると同時に゛データ読出し同期信号Ｓ１が出力
され、このデータ読出し同期信号ＳＩＫよってフリップ
フロップ２はリセットされ、選択器４は記憶装ｆ＆１の
読出しデータＡを選択し、これを次のクロツクサイク＃
’ｌ’４で演算装置等に出力する。
次に、クロックサイクルＴ５でデークロ読出しのアクセ
スがかかった後クロックサイクルＴ６で割込が発生し、
割込制御回路６からセット信号Ｓ６が出力されると、７
リツグ７０ツグ５はセット状態になり割込状態表示信号
Ｓ５により７リツグフロツプ２のセットが抑止される。
スがかかった後クロックサイクルＴ６で割込が発生し、
割込制御回路６からセット信号Ｓ６が出力されると、７
リツグ７０ツグ５はセット状態になり割込状態表示信号
Ｓ５により７リツグフロツプ２のセットが抑止される。
そして、次のクロックサイクルＴ７で記１意装置１から
出力されるデータ読出し同期信号Ｓ１によりフリップフ
ロッグ２がリセットされると共にゲート回路９の出力信
号により記憶装置１の読出しデータＢがレジスタ３にセ
ットされる。
出力されるデータ読出し同期信号Ｓ１によりフリップフ
ロッグ２がリセットされると共にゲート回路９の出力信
号により記憶装置１の読出しデータＢがレジスタ３にセ
ットされる。
割込状態では、割込処理のマイクロプログラムルーチン
が実行されるが、その処理中における記憶装置ｌへのア
クセスは、フリップフロッグ２がセット／リセットされ
ないことを除けば初めに説明した通常の記憶装置のアク
セスと全く同様であり、またレジスタ３の内容も壊され
ることなく保存されている。
が実行されるが、その処理中における記憶装置ｌへのア
クセスは、フリップフロッグ２がセット／リセットされ
ないことを除けば初めに説明した通常の記憶装置のアク
セスと全く同様であり、またレジスタ３の内容も壊され
ることなく保存されている。
クロックサイクル’Ｉ’ｌｌで割込状態が終了すると、
復帰マイクロ命令が実行され、割込前のマイクロプログ
ラムルーチンへ戻る。このマイクロプログラムルーチン
では、割込直前に出力された記憶装置続出し要求信号Ｓ
ｉｏに対する読出しデータを２クロツクサイクル後に受
け取る様に４１乍成されているため、この動作実行時に
は、選択器４はレジスタ３の続出データを選択している
ので割込発生後第２図において、記憶装［１の胱出しデ
ータの斜線部は不確定であることを、レジスタ３の読出
しデータの斜線部は前のデータが入っていることを示し
ている。
復帰マイクロ命令が実行され、割込前のマイクロプログ
ラムルーチンへ戻る。このマイクロプログラムルーチン
では、割込直前に出力された記憶装置続出し要求信号Ｓ
ｉｏに対する読出しデータを２クロツクサイクル後に受
け取る様に４１乍成されているため、この動作実行時に
は、選択器４はレジスタ３の続出データを選択している
ので割込発生後第２図において、記憶装［１の胱出しデ
ータの斜線部は不確定であることを、レジスタ３の読出
しデータの斜線部は前のデータが入っていることを示し
ている。
発明の効果
本発明は、割込み受付は直前に記憶装置読出し要求が出
力されていた場合に、との読出し要求信号に対する読出
しデータを一時的に読出データ記憶手段に格納しておき
、割込処理ルーチンより復帰後に割込直前の読出し要求
に対する続出データとして前記続出データ記憶手段から
読出すことにより記憶装置アクセス中の割込を受付ける
ことができる。
力されていた場合に、との読出し要求信号に対する読出
しデータを一時的に読出データ記憶手段に格納しておき
、割込処理ルーチンより復帰後に割込直前の読出し要求
に対する続出データとして前記続出データ記憶手段から
読出すことにより記憶装置アクセス中の割込を受付ける
ことができる。
第１図は本発明の１実施例に係るマイクロプログラム制
御装置のブロック図、第２図は第１図の動作を示すフロ
ーチャートである。 １：記憶装［２，５：フリツプフロツプ３；レジスタ
４：選択器 ６：割込制御回路 ７．８，９：ゲート回路 １０ニブログラム制御部 Ｓ１０：記憶装置読出し要求信号 Ｓｌ：データ読出し同期信号 Ｓ５：割込表示信号 Ｓ６：セット信号 Ｓ６：リセット信号。 特許出玲ｒ１人 日本電気株式会社 ！Ｓ１図
御装置のブロック図、第２図は第１図の動作を示すフロ
ーチャートである。 １：記憶装［２，５：フリツプフロツプ３；レジスタ
４：選択器 ６：割込制御回路 ７．８，９：ゲート回路 １０ニブログラム制御部 Ｓ１０：記憶装置読出し要求信号 Ｓｌ：データ読出し同期信号 Ｓ５：割込表示信号 Ｓ６：セット信号 Ｓ６：リセット信号。 特許出玲ｒ１人 日本電気株式会社 ！Ｓ１図
Claims (1)
- 【特許請求の範囲】 マイクロ命令の発行に伴って出力される記憶装置読出し
要求信号に応答して一定時間後にデータ読出し同期信号
の出力を伴ってデータが読出される記憶装置と、 この記憶装置から読出されたデータを記憶する読出しデ
ータ記憶手段と、 割込要因の発生によりセット信号を出力すると共にマイ
クロプログラムを割込処理ルーチンへ移行させ、割込処
理ルーチンからの復帰命令の発行によりマイクログログ
ラムを割込前のルーチンへ復帰させると共にリセット信
号を出力する割込制御手段と、 割込ｆｌｉｌＪ ０１手段から出力されたセット信号／
リセット信号によりセット／リセットされ、割込状態か
否かを表示する割込制御手段と、 通常は、記憶装置読出し要求信号によりセットされ、デ
ータ読出し同期信号によりリセットされ、割込表示手段
により割込状態であることが示された場合にセット状態
であれば記憶装置から読出されたデータをデータ読出し
同期信号により読出しデータ記憶手段に格納すると共に
リセットされる読出し要求表示手段と、 記憶装置の読出しデータと読出しデータ記憶手段に記憶
されたデータのいずれか一方な選択する選択手段であっ
て、割込制御手段により例込状態から復帰した場合には
読出しデータ記憶手段に格納されたデータを読出す選択
手段とを備えることを特徴とマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP662884A JPS60151748A (ja) | 1984-01-18 | 1984-01-18 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP662884A JPS60151748A (ja) | 1984-01-18 | 1984-01-18 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60151748A true JPS60151748A (ja) | 1985-08-09 |
Family
ID=11643621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP662884A Pending JPS60151748A (ja) | 1984-01-18 | 1984-01-18 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232177A (en) * | 1990-09-17 | 1993-08-03 | Nsk Ltd. | Seatbelt retractor |
-
1984
- 1984-01-18 JP JP662884A patent/JPS60151748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232177A (en) * | 1990-09-17 | 1993-08-03 | Nsk Ltd. | Seatbelt retractor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| JPS5914840B2 (ja) | 半導体メモリ試験用パタ−ン発生装置 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPS6049337B2 (ja) | パイプライン制御方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS62221061A (ja) | マイクロコンピユ−タ | |
| JPH0143392B2 (ja) | ||
| JPS6054065A (ja) | 同期制御装置 | |
| JP2684663B2 (ja) | マイクロプログラム制御回路 | |
| JPS5931736B2 (ja) | 待ち行列管理方式 | |
| JP4553998B2 (ja) | バス制御装置 | |
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JPS60196847A (ja) | マイクロプログラム制御方式 | |
| JPS6218932B2 (ja) | ||
| JPH0215425Y2 (ja) | ||
| JP2679440B2 (ja) | 情報処理装置 | |
| JP3231683B2 (ja) | シリアル・データ転送方法及び装置 | |
| JPS6342547A (ja) | 回線制御装置 | |
| US5123093A (en) | Operational processor for performing a memory access and an operational process in parallel | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS61283970A (ja) | 画像デ−タ処理装置 | |
| JPS59168547A (ja) | 情報処理装置 | |
| JPH0488543A (ja) | Ｄｍａ制御方式 | |
| JPS6139291A (ja) | 磁気バブル制御装置 | |
| JPS62282352A (ja) | バスアクセス制御装置 |