JPS60151752A - マイクロコンピユ−タの割込み処理方式 - Google Patents
マイクロコンピユ−タの割込み処理方式Info
- Publication number
- JPS60151752A JPS60151752A JP660884A JP660884A JPS60151752A JP S60151752 A JPS60151752 A JP S60151752A JP 660884 A JP660884 A JP 660884A JP 660884 A JP660884 A JP 660884A JP S60151752 A JPS60151752 A JP S60151752A
- Authority
- JP
- Japan
- Prior art keywords
- supervisor
- microcomputer
- interrupt
- information
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 abstract description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はマイクロコンビエータの割込み処理方式に関す
る。
る。
（従来技術）
従来、内部几ＡＭ（シンダムアクセスメモリノと割込み
機能を有するマイクロコンピュータにおいては、ユーザ
グログ２ムの実行管理及びマイクロコンビーータの内的
及び外的諸条件を管理するプログ２ム全実行するハード
ウェア（以下、これをスーパバイザという。〕による割
込みの処理方式が用いられている。
機能を有するマイクロコンピュータにおいては、ユーザ
グログ２ムの実行管理及びマイクロコンビーータの内的
及び外的諸条件を管理するプログ２ム全実行するハード
ウェア（以下、これをスーパバイザという。〕による割
込みの処理方式が用いられている。
スーパバイザによる割込みは、ユーザがプログラム実行
中のマイクロコンピュータのプログラムカウンタ、フラ
グ、レジスタに起重された情報のうち少くとも一つの情
報（以下、これｔマイクロコンピュータの内部情報とい
う。）全参照または変更しようとするとさ、プログラム
ｔブＶ−りさせる条件？あらかじめスーパバイザに設定
しておき、プログラム実行中にその条件を満たしたとき
にスーパバイザが、グログツム茫実行しているマイクロ
コンビエータにかける割込みである。（以下、これｔス
ーパバイザ割込みという。〕プログラム実行中のマイク
ロコンピュータの内部情報全１−ザが参照または変更し
、かつプログラムの実行？続行するために、スーパバイ
ザ割込み音発生し、内部清報を退避し、ユーザが内部情
報の参照嘩変更を終了した後内部ｔＷ報金復帰し、プロ
グラムの実行上再開するという手順が必要となる。
中のマイクロコンピュータのプログラムカウンタ、フラ
グ、レジスタに起重された情報のうち少くとも一つの情
報（以下、これｔマイクロコンピュータの内部情報とい
う。）全参照または変更しようとするとさ、プログラム
ｔブＶ−りさせる条件？あらかじめスーパバイザに設定
しておき、プログラム実行中にその条件を満たしたとき
にスーパバイザが、グログツム茫実行しているマイクロ
コンビエータにかける割込みである。（以下、これｔス
ーパバイザ割込みという。〕プログラム実行中のマイク
ロコンピュータの内部情報全１−ザが参照または変更し
、かつプログラムの実行？続行するために、スーパバイ
ザ割込み音発生し、内部清報を退避し、ユーザが内部情
報の参照嘩変更を終了した後内部ｔＷ報金復帰し、プロ
グラムの実行上再開するという手順が必要となる。
従来、ＲＡＭ１内蔵し１ζマイクロコンピユータでは、
マイクロコンビーータの内部情報を退避する１こめめス
タックｌ（、ＡＭに、内蔵しているＲＡＭのユーザエリ
ア全使用していた。このため、 ｆＬＡＭ？全部使用し
た状態でスーパバイザ割込みが発生すると、スタックＲ
ＡＭとしての使用状態によってユーザが使用している領
駿の起重を破壊してしまうという欠点があった。
マイクロコンビーータの内部情報を退避する１こめめス
タックｌ（、ＡＭに、内蔵しているＲＡＭのユーザエリ
ア全使用していた。このため、 ｆＬＡＭ？全部使用し
た状態でスーパバイザ割込みが発生すると、スタックＲ
ＡＭとしての使用状態によってユーザが使用している領
駿の起重を破壊してしまうという欠点があった。
（発明の目的２
本発明の目的は、上記欠点ケ除去することにより、スー
パバイザ割込時において内蔵ＲＡＭの化１意會破壊する
ことなく安定に動作させることのできるマイクロコンピ
ュータの割込み処理方式を提供することにある。
パバイザ割込時において内蔵ＲＡＭの化１意會破壊する
ことなく安定に動作させることのできるマイクロコンピ
ュータの割込み処理方式を提供することにある。
（発明の構成］
本発明のマイクロコンピュータの割込み処理方式は２割
込み機能を有するＲＡＭ内蔵のマイクロコンピュータと
、ユーザプログラムの実行管理及び前記マイクロコンビ
ーータの内的及び外的諸条件を管理するスーパバイザと
、外部メモリと？備え、スーパバイザ割込み発生時に、
前記マイクロコンピ−タ内のプログクムカウンタ、フラ
グ。
込み機能を有するＲＡＭ内蔵のマイクロコンピュータと
、ユーザプログラムの実行管理及び前記マイクロコンビ
ーータの内的及び外的諸条件を管理するスーパバイザと
、外部メモリと？備え、スーパバイザ割込み発生時に、
前記マイクロコンピ−タ内のプログクムカウンタ、フラ
グ。
レジスタに起重された情報のうち少くも一つの情報全前
記外部メモリに退避させ、スーパバイザ割込み処理終了
後前記外部メモリに退避させた情報？前記マイクロコン
ピュータに復帰させることから構成される。
記外部メモリに退避させ、スーパバイザ割込み処理終了
後前記外部メモリに退避させた情報？前記マイクロコン
ピュータに復帰させることから構成される。
（実施例）
次に、本発明の実施例について５図面を参照して説明す
る。
る。
第１図は本発明の一実施例を適用したマイクロコンピュ
ータシステムのブロック図である。
ータシステムのブロック図である。
第１図において、ｌはスーパバイザ割込み端子とスーパ
バイザ割込み時にはユーザ几ＡＭでなく外部にマイクロ
コンピュータの内部情報をセーブする機能を有するＲＡ
Ｍ内蔵のマイクロコンピ−タ、２はスーパバイザ割込み
時専用スタック几ＡＭ、３はスーパバイザ、４はスーパ
バイザ割込み信号線、５はアドレスバス、６はデータバ
ス、７はリード信号線、８はライト信号線、９はデータ
バスケ示す。
バイザ割込み時にはユーザ几ＡＭでなく外部にマイクロ
コンピュータの内部情報をセーブする機能を有するＲＡ
Ｍ内蔵のマイクロコンピ−タ、２はスーパバイザ割込み
時専用スタック几ＡＭ、３はスーパバイザ、４はスーパ
バイザ割込み信号線、５はアドレスバス、６はデータバ
ス、７はリード信号線、８はライト信号線、９はデータ
バスケ示す。
本実施例におりて、スーパバイザ割込与が発生すると、
マイクロコンピュータｌｌ’ｉ、実行中の命令の処理後
、スタックＲＡＭ２ヘマイクロコンピユータｌの内部情
報？退避し、スーパバイザ割込み処理ルーチンへ分岐す
る。スーパバイザ割込み処理ルーテンでは、スーパバイ
ザ３はマイクロコンピータｌ内のレジスタの同各を読出
し、または書込みすることができる。スーパバイザ割込
み処理ルーチンから復帰したら、スタック几ＡＭ２から
前記退避させたマイクロコンピュータｌの内部情報を復
帰し、ユーザプログラムケ再開する。
マイクロコンピュータｌｌ’ｉ、実行中の命令の処理後
、スタックＲＡＭ２ヘマイクロコンピユータｌの内部情
報？退避し、スーパバイザ割込み処理ルーチンへ分岐す
る。スーパバイザ割込み処理ルーテンでは、スーパバイ
ザ３はマイクロコンピータｌ内のレジスタの同各を読出
し、または書込みすることができる。スーパバイザ割込
み処理ルーチンから復帰したら、スタック几ＡＭ２から
前記退避させたマイクロコンピュータｌの内部情報を復
帰し、ユーザプログラムケ再開する。
（発明の効果２
以上、説明詳明し罠ように、本発明のマイクロコンピュ
ータの割込処理方式は、スーパバイザ割込み時に使用す
るスタックＲＡＭ七専用の外部メモリに割シあてるので
、ユーザのＨ，ＡＭエリアの記憶内容を破壊すること？
防ぎ安定に動作させることができるという効果を有して
いる。
ータの割込処理方式は、スーパバイザ割込み時に使用す
るスタックＲＡＭ七専用の外部メモリに割シあてるので
、ユーザのＨ，ＡＭエリアの記憶内容を破壊すること？
防ぎ安定に動作させることができるという効果を有して
いる。
第１図は本発明の一実施例を適用しにマイクロコンピュ
ータシステムのブロック図である。 ｌ・・・・・・マイクロコンピュータ、２・・・・・・
スタックＲＡＭ、３−０６９．、スーパバイザ、４００
１１１．スーパバイザ割込み信号線、５・・・・・・ア
ドレスバス、６・・・・・・データバス％ ７・・・・
・・リード信号線、８・・・・・・ライト信号線、９・
・・・・・データバス。
ータシステムのブロック図である。 ｌ・・・・・・マイクロコンピュータ、２・・・・・・
スタックＲＡＭ、３−０６９．、スーパバイザ、４００
１１１．スーパバイザ割込み信号線、５・・・・・・ア
ドレスバス、６・・・・・・データバス％ ７・・・・
・・リード信号線、８・・・・・・ライト信号線、９・
・・・・・データバス。
Claims (1)
- 割込み機能？有するＲ Ａ Ｍ内蔵のマイクロコンピュ
ータと、ユーザグログ２ムの実行管理及び前記マイクロ
コンピュータの内的及び外的諸条件を管理するスーパバ
イザと、外部メモリとを備え、Ｘ−ハハイザ割込み発生
時に、前記マイクＯコアピユータ内のプログラムカラ／
り、７クグ、レジスタに記厖された情報のうち少くも一
つの情報全前記外部メモリに退避させ、スーパバイザ割
込み処理終了後前記外部メモリに退避さぜた清報を前記
マイクロコンビエータに復帰させることｔ特徴トスるマ
イクロコンビーータの割込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP660884A JPS60151752A (ja) | 1984-01-18 | 1984-01-18 | マイクロコンピユ−タの割込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP660884A JPS60151752A (ja) | 1984-01-18 | 1984-01-18 | マイクロコンピユ−タの割込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60151752A true JPS60151752A (ja) | 1985-08-09 |
Family
ID=11643062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP660884A Pending JPS60151752A (ja) | 1984-01-18 | 1984-01-18 | マイクロコンピユ−タの割込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151752A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752947A (en) * | 1980-09-17 | 1982-03-29 | Nec Corp | Information processing equipment |
-
1984
- 1984-01-18 JP JP660884A patent/JPS60151752A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752947A (en) * | 1980-09-17 | 1982-03-29 | Nec Corp | Information processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01297764A (ja) | プロセッサ | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPS60151752A (ja) | マイクロコンピユ−タの割込み処理方式 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS62163148A (ja) | 共通領域参照制御方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| CN114691045B (zh) | 用于加速用户系统修改NorFlash存储介质的系统及方法 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS62127951A (ja) | 割込み情報セ−ブ装置 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPH0575845U (ja) | Ｃｐｕ割込みテーブルデータ固定回路 | |
| JPS62219032A (ja) | 初期診断方式 | |
| JPH02281349A (ja) | マイクロコンピュータ | |
| JPS61233865A (ja) | ベクトルプロセツサ | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPH0325674A (ja) | 情報処理装置 | |
| JPH0259828A (ja) | マイクロコンピュータ開発支援装置 | |
| JPS6191727A (ja) | 情報引継ぎ方式 | |
| JPH0746318B2 (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 |