JPS60154541A - 半導体集積回路素子電極形成方法 - Google Patents
半導体集積回路素子電極形成方法Info
- Publication number
- JPS60154541A JPS60154541A JP59011696A JP1169684A JPS60154541A JP S60154541 A JPS60154541 A JP S60154541A JP 59011696 A JP59011696 A JP 59011696A JP 1169684 A JP1169684 A JP 1169684A JP S60154541 A JPS60154541 A JP S60154541A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- thin film
- film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体集積回路素子（以下ＩＣチップと呼ぶ）
の半田バンプ形成方法の改良に関する。
の半田バンプ形成方法の改良に関する。
一般に一１半田バンプの形成方法としては、電解メッキ
を用いる方法が多く用いられている。
を用いる方法が多く用いられている。
この方法とは、第２図（Ａ）に示すようなアルミパッド
２を有する状態のＩＣウェーハ−１上全面に、第２図（
Ｂ）に示すようにスパッタ法等により、まずアルミ２及
びパシベーション膜３と密着性のよいクロム等の金属薄
膜４を形成し、その後同様にして・アルミ電極との拡散
防止用であるバリア用金属として、銅等の金属薄膜５を
前記密着用金属４上に形成する。しかる後、第２図（０
）に示すように７オトレジスト７によりアルミパッド上
に位置する部分以外を覆い、前記バリア金属５をメッキ
用電極として用いて、電解メッキにより、約５０μ厚の
半田８を形成する。そして、第２図（Ｄ）に示すように
７オトレジスト７を除去し、さらに、ウェーハー全面に
形成されているところの拡散バリア用金属５及び、密着
用金属４の不要部分すなわち半田外周部分をエツチング
により除去する。しかる後、加熱することにより半田部
分を９７０−して球状の形状とさせるのが一般的である
。
２を有する状態のＩＣウェーハ−１上全面に、第２図（
Ｂ）に示すようにスパッタ法等により、まずアルミ２及
びパシベーション膜３と密着性のよいクロム等の金属薄
膜４を形成し、その後同様にして・アルミ電極との拡散
防止用であるバリア用金属として、銅等の金属薄膜５を
前記密着用金属４上に形成する。しかる後、第２図（０
）に示すように７オトレジスト７によりアルミパッド上
に位置する部分以外を覆い、前記バリア金属５をメッキ
用電極として用いて、電解メッキにより、約５０μ厚の
半田８を形成する。そして、第２図（Ｄ）に示すように
７オトレジスト７を除去し、さらに、ウェーハー全面に
形成されているところの拡散バリア用金属５及び、密着
用金属４の不要部分すなわち半田外周部分をエツチング
により除去する。しかる後、加熱することにより半田部
分を９７０−して球状の形状とさせるのが一般的である
。
以上のバンプ形成工程のプつのポイントは・バンプ下地
の密着用金属のエツチング工程にある。
の密着用金属のエツチング工程にある。
すなわち、メッキにより形成した半田部は酸にもアルカ
リにも弱く、密着用金属として多く用いられるクロムに
対するエツチング液に侵されるたｌである。
リにも弱く、密着用金属として多く用いられるクロムに
対するエツチング液に侵されるたｌである。
したがって従来は、クロムのエツチングの際にエツチン
グ液ではなくイオンミリング等のドライエツチング装置
を用い、物理的にクロムをエツチングすることにより対
処したり、あるいは、初給にクロムをスパッタした直後
に、クロムを所定Ｃ形状にエツチングしておき、その後
に拡散バリア金属としての銅等の薄膜をスパッタにより
形成ブることにより、以下前述の半田メッキ工程後には
、エツチングにより除去する必要のあるものは、半田を
侵さずにエツチング可能な銅等の拡散バリア・ 金属の
みとすることにより対処していた。
グ液ではなくイオンミリング等のドライエツチング装置
を用い、物理的にクロムをエツチングすることにより対
処したり、あるいは、初給にクロムをスパッタした直後
に、クロムを所定Ｃ形状にエツチングしておき、その後
に拡散バリア金属としての銅等の薄膜をスパッタにより
形成ブることにより、以下前述の半田メッキ工程後には
、エツチングにより除去する必要のあるものは、半田を
侵さずにエツチング可能な銅等の拡散バリア・ 金属の
みとすることにより対処していた。
しかるに、前者の方法は高価なイオンミリング装置が必
要であり、かつ真空機器であるかゆえに工数が大である
という欠点を有している。
要であり、かつ真空機器であるかゆえに工数が大である
という欠点を有している。
また１、後者の方法は密着用金属のスパッタの後に。
さらに別に拡散バリア金属のスパッタを行なうという連
続しない二度の真空工程があるため工数が非常にかかる
などの欠点を有している。
続しない二度の真空工程があるため工数が非常にかかる
などの欠点を有している。
本発明はかかる欠点を除去するものであり、その目的は
、より簡易な設備にて低工数で半田バンプ形成が可能な
方法を提供することである。
、より簡易な設備にて低工数で半田バンプ形成が可能な
方法を提供することである。
本発明は、バンプを有する半導体集積回路素子において
、そのバンプ形成工程として、アルミパッド状のウェー
ハー上に、密着用金属薄膜をスバ、ツタにより形成し、
さらにその上に拡散バリア用金属薄膜のアルミパッド上
及びその近傍以外の部分をフォトリソグラフィによりエ
ツチング除去ししかる後に電解メッキの導通路として、
無電解メッキによりウェーハー全面に薄膜を形成しそし
てメツキレシスト形成後半田メッキにより牛用突起を形
成し、しかる後にメツキレシストを除去しさらに無電解
銅メッキ薄膜を、ウェットエツチングにより除去して半
田バンプを形成するものである。
、そのバンプ形成工程として、アルミパッド状のウェー
ハー上に、密着用金属薄膜をスバ、ツタにより形成し、
さらにその上に拡散バリア用金属薄膜のアルミパッド上
及びその近傍以外の部分をフォトリソグラフィによりエ
ツチング除去ししかる後に電解メッキの導通路として、
無電解メッキによりウェーハー全面に薄膜を形成しそし
てメツキレシスト形成後半田メッキにより牛用突起を形
成し、しかる後にメツキレシストを除去しさらに無電解
銅メッキ薄膜を、ウェットエツチングにより除去して半
田バンプを形成するものである。
以下、実施例に基づき本発明の詳細な説明する。
第１図にその１例を示すように、アルミパッドを有する
状態の工Ｃウェーハー全面に、まず密着用金属としてク
ロムの薄膜をスパッタにより約１５００Ｘ被着させる・
次に拡散バリア用金属として銅を同様にスパッタにて約
１５ｏｏＸ被着させる。ただし、この２種の金属のスパ
ッタは同一真空工程内にて行なうことができる。次に７
オトリソグラフイにより、第１図（Ａ）に示すように、
アルミパッド２上及びその近傍以外のクロム４及び＠５
を除去する。しがる後に第１図（Ｂ）に示すよう、に無
電解銅メッキにより、ウェーハー全面に約１０００〜３
０００Ｘの薄膜６を形成する０なおこの無電解鋼メッキ
の密着力をあげるために、その下地としてフラッシュで
無電解ニッケルメッキ、を行なう場合もある。次にこの
銅メツキ薄膜６上に７オトレジストによりメツキレシス
ト７を形成し、前記無電解メッキ被膜６を電極として電
解メッキにより半田部８を形成する。この半田厚みは約
４０〜５０μである。次に第１図（Ｄ）に示すようにメ
ツキレジスドアを除去し、硫酸と過酸化水素の混合液に
より、無電解鋼メッキ被膜６をエツチング除去する・こ
の銅のエツチング液には半田は侵されない。しがる後加
熱することにより半田部をリフローして半田バンプが完
成する。
状態の工Ｃウェーハー全面に、まず密着用金属としてク
ロムの薄膜をスパッタにより約１５００Ｘ被着させる・
次に拡散バリア用金属として銅を同様にスパッタにて約
１５ｏｏＸ被着させる。ただし、この２種の金属のスパ
ッタは同一真空工程内にて行なうことができる。次に７
オトリソグラフイにより、第１図（Ａ）に示すように、
アルミパッド２上及びその近傍以外のクロム４及び＠５
を除去する。しがる後に第１図（Ｂ）に示すよう、に無
電解銅メッキにより、ウェーハー全面に約１０００〜３
０００Ｘの薄膜６を形成する０なおこの無電解鋼メッキ
の密着力をあげるために、その下地としてフラッシュで
無電解ニッケルメッキ、を行なう場合もある。次にこの
銅メツキ薄膜６上に７オトレジストによりメツキレシス
ト７を形成し、前記無電解メッキ被膜６を電極として電
解メッキにより半田部８を形成する。この半田厚みは約
４０〜５０μである。次に第１図（Ｄ）に示すようにメ
ツキレジスドアを除去し、硫酸と過酸化水素の混合液に
より、無電解鋼メッキ被膜６をエツチング除去する・こ
の銅のエツチング液には半田は侵されない。しがる後加
熱することにより半田部をリフローして半田バンプが完
成する。
以上のように本発明は無電解メッキにより導電路を形成
して電解半田メッキを行なうことにより、密着用金属及
び拡散バリア用金属を同一真空工程にて被着形成できる
ため、工数を著しく小さくすることができ、また、半田
を侵す液量外ではエツチングできない密着用金属として
のクロムを、あらかじめ半田メッキ前にエツチング除失
できるため、後工程においてイオンミリング装置のよう
な高価で工数のかかる真空装置を使用してエツチングす
る必要がないなどの秀れた効果を有するものである。
して電解半田メッキを行なうことにより、密着用金属及
び拡散バリア用金属を同一真空工程にて被着形成できる
ため、工数を著しく小さくすることができ、また、半田
を侵す液量外ではエツチングできない密着用金属として
のクロムを、あらかじめ半田メッキ前にエツチング除失
できるため、後工程においてイオンミリング装置のよう
な高価で工数のかかる真空装置を使用してエツチングす
る必要がないなどの秀れた効果を有するものである。
第１図（Ａ）〜（Ｄ）は本発明の方法によるバンプ形成
工程説明図。 第２図（Ａ）〜（Ｄ）は従来の方法によるバンプ形成工
程説明図。 １・・・・・“シリコンウェーハー ２・・・・・アルミバンド ６・・・・・・パシベーション膜 ４・・・・・・密着用金属 ５・・・・・・拡散バリア用金属 ６・・・・・・無電解メッキ薄膜 ７・・・・・・メンキレジスト ８・・・・半田 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 態２図
工程説明図。 第２図（Ａ）〜（Ｄ）は従来の方法によるバンプ形成工
程説明図。 １・・・・・“シリコンウェーハー ２・・・・・アルミバンド ６・・・・・・パシベーション膜 ４・・・・・・密着用金属 ５・・・・・・拡散バリア用金属 ６・・・・・・無電解メッキ薄膜 ７・・・・・・メンキレジスト ８・・・・半田 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 態２図
Claims (1)
- 半田バンプを有する集積回路素子のバンプ形成工程にお
いて、アルミパッド状態のウェーハー上全面に、密着用
金属薄膜をスパッタにより形成し、さらにその上に拡散
バリア用金属薄膜をスパッタにより形成し、次にそれら
の金属薄膜のアルミパッド上面部及びその近傍部以外の
部分をフォ） ＩＪソグラフイ技術により除失し、しか
る後、無電解銅メッキにより、ウェーハー全面に金属薄
膜を形成し、次にメツキレシストを形成し、次に前述の
無電解銅メッキ薄膜を電極として用い、電解半田メッキ
により半田突起を形成し、しかる後、メツキレシストを
除去し、次に無電解銅メッキ薄膜をウェットエツチング
により除去することにより半田バンプを形成する工程を
有する半導体集積回路素子電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011696A JPS60154541A (ja) | 1984-01-24 | 1984-01-24 | 半導体集積回路素子電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011696A JPS60154541A (ja) | 1984-01-24 | 1984-01-24 | 半導体集積回路素子電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154541A true JPS60154541A (ja) | 1985-08-14 |
Family
ID=11785195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59011696A Pending JPS60154541A (ja) | 1984-01-24 | 1984-01-24 | 半導体集積回路素子電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154541A (ja) |
-
1984
- 1984-01-24 JP JP59011696A patent/JPS60154541A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPS59154041A (ja) | 半導体装置の電極形成方法 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JPS60154541A (ja) | 半導体集積回路素子電極形成方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 | |
| JP3147698B2 (ja) | バンプ電極及びその製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP2953163B2 (ja) | 半導体装置実装用基板の製造方法 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPS62210649A (ja) | 半導体装置 | |
| JP2839513B2 (ja) | バンプの形成方法 | |
| JPS61172361A (ja) | テ−プキヤリアの製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |