JPS6015782A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像中の小σ」域の特徴を効果的に抽出するこ
との可能な簡易で実用性の高い１１′？成の画像処理装
置に関する。

〔発明の技術的背景とその間組点〕

物体表面の粒度や傷検査等を行う場合、しばしば上記検
査対象を画像人力し、その画像の一定面積内に含まｔし
る検査対象の斂や上記検査対象の面積の緑、和をめると
云う画像処理゛が良く利用さＪしる。このような画像処
理において、従来一般的にはその処理時間を短くする為
に、検査対象である全領域を複数の小領域に分割し、各
小領域内でそれぞれ所定の画像処理が行われている。し
かし、このような処理法は、画像中の検査対象がその画
像の全域に亘って均一に分布している場合には非常に効
果的であるが、例えば第１図に示すよう妃分布の片蟹り
が在る場合、どの小領域を検査するかによって問題が生
じる。

即ち、第１図に示すように（ＭＸＮ）画素からなる検査
対象画像１の（ｍＸｎ　）画素からなる小頭域２に着目
し、この小頭域２内における傷３の数をｎ１数して検査
結果を得るものとすると、上記小領域２の設定位置によ
っては第２図Ｉ（ａ）（ｂ）に示すように傷３の数が異
ってくる。この為、同じ画像１を処理（検査）している
にも拘らず、その横歪結果が合格になる場合と、不合格
になる場合とが生じ、甚だ具合が悪い。この為、従来に
あっては、検査対象が不均一に分布している場合には、
対象画像１の全域に亘って画像処理することが必要とさ
れていた。

〔発明の目的〕

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、検査対象の不均一な画像に対し
ても局所的に簡易に、且つ高速に誤差のない検査結果を
得ることのできる実用性の高い画像処理装＃を提供する
ことにある。

〔発明の概要〕

本発明は（ＭＸＮ　）画素からなる画像を２次元走査し
て得られる時系列な入力画素データを（ＭＸ（ｎ−ｔ）
）段遅延すると共に、更にこれをｍ段遅延し、上記（ｎ
−１）ライン遅延された画素データと現出力画素データ
およびＭ段の記憶手段に格納された加算画素データとか
ら（ｎ−１）ラインに亘る各画素列の加算画素データを
漸化的にめてこノｔを上記Ｍ段の記憶手段に格納し、累
積和レジスタに格納されるデータ、上記処理過程で得ら
ｉする（ｎ−１）ラインに亘る画素列の加算画素データ
および前記ｍ段遅延されたデータ等から上記累積和レジ
スタに（ｍＸｎ）画素からなる小領域の特徴情報（累積
和データ）を漸化的に得るようにしたものである。

〔発明の効果〕

従って本発明によれば、簡易にして高速に画像に対する
（ｍＸｎ）画素からなる小領域の累積和データを漸化的
にめることが可能となる。

しかも、上記小領域位置を画像の全額域に対してそれぞ
れ設定して、各位置における上記塾積オｌデータを各々
高楯度にめることができる。

故に、任意の小領域から処理対象画像の情報を正確に得
ることができ、その実用的利点は絶大である。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につき説明する
。

駆３図は本装置における演Ｊ１．　Ｉ東埋を示すもので
、１は（ＭＸＮ）画素からなる処理対象画１妖２は演算
処理の対象となる（　ｍ　ｘ　ｎ　）　１ｔｊｊｉ素の
小領域を示している。、また４ば、上記ｌｌ′ｌｌＩ４
１＃、１を２次元走査して得られる時系列な画素をそオ
Ｌぞれ示している。また図中５は、上記小領域６の（ｎ
−１）ライン分の縦方向の加算データ、つまシ縦方同ｎ
画素のデータ和を仮想的に示したものである。尚、図中
６は上記小領域３の最上ラインを除いた（ｍＸ（ｎ−１
）’）画素からなる部分領域を示している。

今、ここで、既に（ｍｘｎ）画Ｚｙｙｈらなる小領域２
の累Ａｈ和”−，１’　ｉ　−１、ｊがめられ、才だ前
記部分領域６における各列（縦方向）のデータ和Ｓｉ　
−ｍ、　ｊ　’　Ｓｉ　−ｍＮ　、　ｊ　〜ｓｉ　−１
、ｊがそれぞれめられているものとする。そして、次に
計算すべき小領域２が、右に１画素分ずれるものとする
。

この場合、走査によってや［シく、（ｉ、ｊ）なる画素
のデータｄ、、ｊが入力され、このデータを用いて、そ
の列のｎ画累分のデータオＩＩＴ、・が計１、Ｊ 算される。更にこのデータの和Ｔ・、がら、最上１、コ ラインを除＜（ｎ−ｔ）画累分のデータの和Ｓｔ、ｊが
計算されることになる。このＨ１算は、既にめられてい
るその列の（ｎ−１）画素分のｒ−夕の和Ｓ、に、上記
入力画素データｄ、、ｊｌ、ｊ−１ を加算することによシ行われ、 ｌ・コ　１．ｊ　−１１，Ｊ として、前記１画素分のデータの和がめられる。更ニ（
ｎ−１）画累分のデータの和Ｓ　ｉ　、　ｊはｔ、Ｊ　
ｉ、ｊ　ｔ、ｊ−ｉｎ−１）＝”１．ｊ−１＋ｄｉ、ｊ
−ｄｉ、ｊ　−（ｎ−１１としてめられる。そして、こ
の新らしくめられた加算データ’ｒ、、ｊを、先にめら
れた小領域２の累積和５ｉ−１，ｊＩＣ加え、この先の
追加によって先の小領域２の最左端列ｒ消去して賄だな
１画素分右にシフトした小ｆｆ−１’！　’威２が股足
されることから、前記部分領域６のＥｔ　ＬＥ　ｊＪ列
のデータの和Ｓｌ−□、ｊおよび小領域２のｕｔ　ＺＥ
端列・最上性のｉｉ！ｉｉ集データｄ４　ｍ、ｊ−ｎ−
、’（Ｉ：差し引くことによって Ｓｉ、ｊ＝Ｓｉ−”、ｊ”ｉ＋ｊ−ｉ−ｍ、ｊ　’ｉ−
ｍ、　ｊ−（ｎ−１）として、新たな小領域２の累積：
１［１データがめられる。つまり、画像１０２次元ｉＪ
１食（Ｃよって、新たな画素データｄｔ、ｊが入力され
るもｉｌ　、ｉ視、上７７１（した計算処理を行えば、
上記画素（”Ｊ）−ｉ＜ｊ、　（ｉ　、　ｊ　）によっ
て規定される（ｍｘｎ　）　ｉ＋ｂＩ素からなる小領域
２の累積和を高速度に蓬仄求めることができる。

第４図はこのようにして両「檄処理を実行する本発明の
実施例装置の４ｔ４７ｊ略構成図である。

画像メモリ等に一時記憶された（　Ｒ４Ｘ　Ｎ　）画素
からなる処理対象両像のデータは、図示しない制御装置
等により２次元的にラスク走査されて順次時系列に読出
され、その時系列な入力画素データｄ　＋　、　ｊは加
算器１ノに導びかれると共に（Ｍ　１ｔｉＩｉ素Ｘ（ｎ
−１）ライン）段の第１の記憶手段であるシフトレジス
タ１２に導びかれる。

このシフトレジスタ１２は、前記画素データのクロック
によってデータ転送駆動されるもので、１ラインＭ段か
らなるシフトレジスタ１２ａｆ（ｎ　−１）個縦続に接
続したものとなっている。

このシフトレジスタ１２によシ、前記画素データは１つ
のシフトレジスタ１２　ａ　ｆ＜介する都度１ライン分
遅延され、つまりＭ画素タイミング遅勉されている。そ
して、上記シフトレジスタ１２を介して遅延された画素
データは、減算器１３に尋びかれると共に、第２の記憶
手段（シフトレジスタ）１４に供給され、ｍ　１ｉｊＩ
ｉ素分、遅延されるようになっている。

ところで、上記減ｑ器１３の出力を画像の縦方向（ｎ−
１）画素の加豹データとして入力するＭ段の第３の記憶
手段（シフトレジスタ）１５は、上記加算データを前記
画像データの入力タイミングに同期して転送し、これを
１ライン遅延して出力する如く構成されている。そして
、このシフトレジスタ１５の出力データは前記加算器１
１に帰還されている。この加算器１１は、上記１ライン
遅帆された加Ω−データに現入力画素データを加算する
もので、これによシｎ画累の縦方向加算データＴ、、ｊ
がめられている。そして、この加算データＴ、、ｊは前
記減よ７器１３に導かれ、前記（ｎ−ｔ　）ライン遅延
された画素データが差引かれ、結局（ｎ　１　）　１２
Ｈ素の加算データとして前記ＴＡ３のシフトレジスタ１
５に入力される。つまり、（ｎ−１）ライン前の画素デ
ータが取除かれ、且つ新らしい現入力画素データが加算
されて、縦方向に１画素ずれた新たな（ｎ−１）画素の
加し′７．データとしてシフトレジスタ１５に入力され
ている。これによシ、シフトレジスタ１５には常に新ら
しい（ｎ−１）画素の加算データＳ、、ｊが漸化的に画
素位置対応して格納されるようになっている。

一方、上記加初−器１１にてめられたｎ画素分の縦方向
加算データＴｉ、ｊは加算器１６に導びカレ、第４の記
憶手段である累積和レジスタ１７の出力データに加算さ
才している。またシフトレジスタ１５のｍ段目のタップ
出力データは減算器１８に導ひかれ、前記加ｎ器１６の
出力データよシ差引かれている。更に減′ｎ器１９は、
上記減算器１８の出力データから前記シフトレジスタ１
４の出力データを差引いている。前日己累積和レジスタ
１７は、これらの加算器１６、減算器１８．１９により
められたデータを現入力データの画素位置（ｉ、ｊ）を
基準位置とする（ｍＸｎ）画素の累積和データ８１．ｊ
としてこれを一時記憶するものである。

このように構成された装置によれば、先ずシフトレジス
タ１２．１４，１５．１７を全て“０”にリセットした
のち、２次元走査された時系列な画素データｄｉ、ｊを
入力する。これによシフトレジスタ１２には、上記画素
データｄ、。ｊが順次格納されていくことになる。こ（
７）とき、シフトレジスタ１２から順次読出されるデー
タは全て零（０）であるから、最初に入力される１ライ
ン分の画素データはそのまま順次シフトレジスタ１５に
格納されることになる。そして、次の１ライン（第２ラ
イン）の画素データの入力時には、前記シフトレジスタ
１２から読出されるデータが零（０）であり、且つシフ
トレジスタ１５からは１ライン前の同じ行アドレスのデ
ータが読出されるから、シフトレジスタ１５には、第１
および第２ラインの画素データが行アドレス位置対応し
て加算されたデータがそれぞれ格納されることになる。

このようにして、（ｎ−１）ラインの画素データが時系
列に入力されてシフトレジスタ１５には、（ｎ−１’）
ライン分の画素データがそれぞれＡ従方向に加Ｊ）され
たデータＳ１　、ｎ−＋　、Ｓ２．ｎ−１〜ＳＭ、ｉ−
１がそれぞｌＬ格納されることになる。その後、ｉｎラ
イン目の画素データの入力時からは、前記シフトレジス
タ１２から（ｎ−１）ライン遅延された画素データが読
出されることになる。このとき、加算器１１では、シフ
トレジスタ１５の出力データに、現入力データｄｌ、ｊ
を加算するので、その出力はｎ２４７分、縦方向に加算
したデータＴ　ｔ　、　ｊとなる。このデータＴ　ｉ　
、　ｊに対して前記シフトレジスタ１２からの出力デー
タが減算器１３にて差引かれるので、結局この減算器１
３がらシフトレジスタ１５には、新たな（ｎ−１）画素
分の加算データＳｌ、Ｊが Ｓｉ、ｊ”Ｓｉ、Ｊ−１＋ｄｉｌｊ　’ｉ＋Ｊ−（ｎ−
’）として与えられることになる。つま９、シフトレジ
スタ１５には、（ｎ−１）画素の漸化的加算データが順
次格納されることになる。

一方、累積和レジスタ１７には、画素データの入力に伴
って、ｉｉ！ｉｉ紫データｄ１．、が加算器１１゜１６
および減算器１８．１９を介して格納され、ｍ画素目の
データが入力されるまで、そのデータが順次累積される
。そして、その後は、ｍ画素前のデータが順次減算され
たｍ画素の累積和が格納される。そして第２ラインから
Ｋ　ｎ−１）ラインの入力時まで、その累積処理が繰返
えされる。その後、第ｎラインのデータの入力時には、
既にシフトレジスタ１５には、各縦方向ｎ−１画素の加
算データＳがそれぞれ格納ちれておシ、且つ、シフトレ
ジスタ１４を介して遅延出力が得られることから、上記
ｍｎラインの第ｍ画素の入力時において、累積オＩＪレ
ジスタ１７には（ｍｘｎ）画素からなる第１の小νＨ域
の累積和Ｅ３ｉ、　１がめられることになる。っまり各
緩方向加算データＴ４．ｊに従って、その累積値である
小領域２の累積和データがめられることになる。その後
、画素データが入力される都度、減算器１８にて一画素
前の縦方向（ｎ−１）画素の加算データＳが減算される
と共に、減算器１９にてｍ画素（ｎ　−１）行前の画素
データが減算されるので、前述したように、 Ｓｉ　ｒ　ｊ拓ｉ−１，ｊ＋Ｔｉ　＊　ｊ−８ｉ　−ｍ
、　ｊ−ｄｉ　−ｍ、　ｊ−（ｎ−Ｄとして、１画素分
ずれた小領域の累積和データＳｉ、ｊが順次求められ、
累積和レジスタ１７に格納されて出力されることになる
。

以上のように本装置によれば、２次元走査して時系列に
入力される画素データに滲い、そのデータ入力画素位置
によって定まる（ｍＸｎ）画素からなる小領域の累積和
データを順次求めることができる。しかも、リアルタイ
ムにその演算処理を高速に実行することができる。従っ
て、処理の対象とする画像１の全域に亘って、それぞれ
小頭域を１画素ずつずらし乍ら設定して、その小領域に
おける情報を正確に得ることが可能となる。故に従来問
題となった検査対象の不均一な分布による誤った検査結
果を得ることがなく、またこのようなＡ’Ａ　ｊ）を防
ぐ為に小領域の設定に工夫を施す等の不具合も全くない
。

そして、従来、全画像領域の検査に（ＭＸＮＸｍＸｎ）
回もの膨大な計算処理を必要とする（ｍｘｎ）の連続的
な累積和処理の、高速演算方式によるリアルタイム化を
可能とする。しかも上述したように（ｎ−１）ライン分
、およびｍ画素分の遅延処理を行うだけでハードウェア
措成も簡単であシ、その実用的利点が絶大である。また
、上述の如く小領域の大きさ全任意設定できるので、処
理対象としての画像への汎用性が非常に高く、柔軟な画
像処理を可能とする。更にはハ淡画像を処理対象とする
場合には、その局所的な濃度和計算が可能であり、こｉ
ｔによって層側ムラのある画像のダイナミックな２値化
処理を行い得る。

尚、本発明は上記夾施例に限定されるもので１ｉｆｚイ
。例えばシフトレジスタＪ２の構成ライン１１　ｎは仕
様に応じて足めればよいものである。

またシフトレジスタに代えてＲＡＩ’、４７用い、この
ＲＡＭのアクセスを制御して同杼なｈ理乏行うようにし
てもよい。また加算、累積和処理を、並列的に設けた複
数の演算回路を用いてそれぞれ同時に行わしめることに
より、異なるｒｎ、ｎの多種小領域に対する画像処理を
並列的に行わしめることも可能である。以上要するに本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。

【図面の簡単な説明】

第１図および第２図（ａ）　（ｂ）は画像処理における
問題点上説明する為の画像と小領域との関係を示す図、
８ＩＳ３図は本発明の処理概念を示す図、第４図は本う
６明の一笑ＪＪ１！１例装置ｓ：　ｔ〆〕概略構成図で
ある。 １ノ・・・ｊＪ＋ＨｊＦ！、’Ｊ　２・・・第１のシフ
トレジスタ、１３・・・減算器、１４・・・記２のシフ
トレジスタ、１５・・・第３のシフトレジスタ、１６・
・・加算器、１７・・・累積和レジスタ、１８．１９・
・・減算器。

Claims (3)

【特許請求の範囲】
1. （１）　（Ｍ　Ｘ　Ｎ　）画素（Ｍ、Ｎ：任意の整数）
   からなる画像を２次元走査して得られる時系列な入力画
   素データを（ＭＸ（ｎ−１））段（ｎ≦Ｎ：整数）遅延
   する第１の記憶手段と、この（Ｍ　Ｘ　（ｎ　−ｔ　）
   　）段遅延さり、た前記入力画素データを更にｍ段（ｍ
   ≦Ｍ：整数）遅延する第２の記憶手段と、与えられた加
   算画素データをＭ段遅延する第３の記憶手段と、とのＭ
   段遅延された加算画素データに前記入力画素データを加
   算すると共に前記第１の記憶手段による（ＭＸ（ｎ−１
   ））段遅延された入力画素データを減算して新たな加算
   画素データを生成して前記第３の記憶手段に与える第１
   の演算手段と、与えられた累積和データを一時記憶する
   第４の記憶手段と、この第４の記憶手段に一時記憶され
   た累積和データに前記第３の記憶手段によ勺Ｍ段遅延さ
   れた加算画素データおよび前記入力画素データを加算し
   た加算データを得ると共に、この加算データから前記第
   ３の記憶手段のｍ段目のタップ出力であるｍ段遅延され
   た加算画素データおよび前記第２の記憶手段によりｍ段
   遅延された入力画素データをそれぞれ減算して新たな累
   積和データを生成して前記ｄＸ４の記憶手段に与える第
   ２の演算手段とを具備し、前記（ＭＸＮ）画素からなる
   画像中の（ｍＸｎ　）画素からなる小領域の特徴情報を
   得ること金％徴とする画像処理装置。
2. （２）　第１乃至第４の記憶手段は、それぞれ時系列な
   入力画素データのクロックに同期してデータ転送駆動さ
   れるシフトレソスタにより構成されるものである”ｋ　
   請求の範囲第１項記載の画像処理装置。
3. （３）　第１および第２の演算手段は、第３の記憶手段
   によシＭ段遅延された加算両累データと入力画素データ
   との加算データを共通にめ、この加算データをそれぞれ
   利用して所定のヒテ算処理を実行するものである特許請
   求の範囲第１項記載の画面処理装置。