JPS60162667A - 印字素子駆動用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は二電源駆動形の印字素子駆動用集積回路に関し
、特に、サーマルヘッドの如き印字素子を二電源方式の
駆動用集積回路Ｃ以下単に駆動用工０と云う）において
、低電圧源がオフとなってロジック回路の作動が停止し
た場合に、高電圧源によって駆動さｔしる、印字素子超
動用出力トランジスタがオフとなり、印字素子が誤動作
を行なうのを防止するようにした、印字素子駆動用集積
回路に関する。

従来用いら牡ている、二電源駆動形の印字素子用駆動Ｘ
Ｏは、低電圧源からの電力により作動するロジック回路
と、該ロジック回路からの出力に応答し、高電圧源から
の電力により作動する出力トランジスタと全備えて構成
さｎている。従って１０シック回路に供給さｎている低
電圧電源がオフ状態となると、出力トランジスタが無制
御状態となり、印字誤りを生じるばかりではなく、出力
トランジスタの導通状態が長い時間続くと、印字素子が
過熱状態と−なり、印字素子が破壊されるに至る等の欠
点を有していた。

本発明は、以上のような欠点をすみやかに除去するため
の極めて効果的な手段を提供することを目的とするもの
であり、低電圧電源から電力の供給を受けて作動するロ
ジック回路と、印字素子に流ｎる電流を制御するための
出力トランジスタと、＋６１ｉ電圧電源に接続さし上記
ロジック回路からの出力信号に応答して上記出力信号の
レベルを上記出力トランジスタ駆動用のレベルにシフト
するレベルシフト回路とを偏見た二電源耶動形の印字素
子駆動用集積回路において、上記ロジック回路と上記レ
ベルシフト回路との間に設けられ上記ロジック回路の出
力信号が低レベルの場合に上記出力トランジスタをオフ
とするレベルの信号を出力するゲート回路と、該ゲート
回路に上記低電圧電源から電力を供給するため該ゲート
回路と上記低電圧電源との間に接続されたダイオードと
、上記ゲート回路に上記高電圧電源から所要のスタンバ
イ電流を供給するため上記ゲート回路と上記高電圧電源
との間に接続さｎた抵抗素子とを備え、低電圧電源が不
動作状態となった場合に、上記抵抗素子を介して、高電
圧電源より上記ゲート回路に流扛るスタンバイ電流によ
って上記ゲート回路の作動を確保し、低電圧電源の出力
が零になることにより生じるロジック回路の低レベル出
力に応答して上記出力トランジスタをオフとする構成で
ある、。以下、図示の実施例により本発明の詳細な説明
する。

図面には、本発明による印字素子駆動用ＩＯの一実施が
示さｎている。印字素子駆動用工０１社、低電圧電源２
から出力さ牡る低電圧１１Ｉ！笈　と、高電圧電源３か
ら出力さｎる高電圧Ｅ２とによｐ駆動さｎ１出力端子４
、乃至４ｎと、印字用高圧電源５との間に夫々接続さｎ
ているサーマルヘッド６１乃至６ｎを、選択的に加熱す
るよう駆動するためのものである。

この丸め、印字素子駆動用工Ｃ１は、低電圧電源２によ
５駆動さｎるロジック回路７を有し、ロジック回路７か
らの１本の出力線７ｓ　ｅ　７ｍ　ｍ　＋＋、７％に夫
々現われる低電圧論理出力は、出力部８□乃至８ｓＫ入
力される。図面では、出力部８冨のみの構成が示さして
いるが、他の出力部の構成も全く同様であり、以下、出
力部８１について説明する。

出力部８１は、サーマルヘッド６８を、１ｉＫＫ動制御
するための出力トランジスタ９を備えており、出力トラ
ンジスタ９のドレイン−ソース回路が出力端子４□と７
−スとの間に接続さしている。この出力トランジスタ９
のオン、オフ制御ヲ、ロジック回路７の出力線７□から
出力さｎる低電圧論理出力のレベルに応答して行なわせ
しめるため、出力線７皿からの出力は、後述するゲート
回路１０を介して、レベルシフト回路１１に入力さして
いる。

レベルシフト回路１１には、高電圧電源３から５の高電
圧Ｅ、が供給さｎており、ゲート回路１０を介して入力
さｎる低電圧論理出力のレベルに応答して、該低電圧論
理出力のレベルに応じた、出力トランジスタ９を充分駆
動することができる、高電圧論理出力を、ゲート駆動電
圧Ｖａとして出力する。即ち、レベルシフト回路１１は
、ロジック回路７から出力さｎる信号を、出力トランジ
スタ９を充分に駆動しつる高レベルのゲー）ｆｆｉ動信
号にレベルシフトする。そして、図示の実施例では、レ
ベルシフト回路１１は、入力側のレベルが「０」の場合
に、出力側のレベルが高電圧Ｅ、にほぼ等しいレベルの
高レベル状態となり、入力側のレベルが「１」の場合に
、出力側のレベルがほぼ丁−ヌを２位に等しい低レベル
状態となるように構成さｎている。

ゲート回路１０は、低電圧電源に何らかの障害が生じて
、ロジック回路７が不動作状態となった場合、サーマル
ヘッドが無制御状態となり、誤印字動作をするのを防止
するために設けられたものであり、ゲート回路１０には
、ダイオード１２を介して低電圧Ｂ、が供給さｎると共
に、抵抗器１３を介して高電圧！！！！が供給される構
成となっている。抵抗器１３の抵抗値は、ゲート回路１
３が作動するに足るだけのスタンバイ電流が高電圧電源
３より流入するように定めらｎている。

従って、低電圧電源２が正常に作動している場合、〃−
ト回路１０には、低電圧Ｆｉ、がダイオード【２を介し
て印加さｎｌこ扛によシゲート回路１０が作動する。図
示の実施例では、ゲート回路１０はインバータ素子で構
成されており、出力線７皿のレベルが「ＨＪとなると、
出力トランジスタ９がオンとなり、廿−マルヘッド６□
が通電されることとなる。一方、低電圧電源２に障害が
生じ、低電圧Ｅ鳳の供給が停止さした場合には、高電圧
電源３から抵抗Ｗｍ　１３を介してスタンバイ電流がゲ
ート回路１０にＮｎｓこ牡により、低電圧電源２が障害
を起しても、ゲート回路１０の作動が確保さｎる。

以上の構成によると、低電圧電源２が障害を起し、低電
圧ｍ、の供給が停止さｎｆｃ場合、ロジック回路７の各
出力線７＊　＊７１　ｍ、、７ｎのレベルが「０」とな
り、これに応答して、ゲート回路１０が作動し、出力ト
ランジスタ９をオフとする。

従って、低電圧１１の供給停止によって、各サーマルヘ
ッド６□乃至６ｎは消勢さ扛、誤印字を行なうことがな
い。

本発明によ【ば、上述の如（、簡単な回２路を付かする
だけで、低電圧電源が不動作状態となろてロジック回路
が作動しなくなった場合でも、ゲート回路が別の高電圧
電源からの高電圧を利用して作動をつづけ、出力トラン
ジスタの誤動作を防止することができるので、印字ミス
及び印字素子の破嗅を確実に防止することができる。

【図面の簡単な説明】

図は本発明による印字素子駆動用集積回路の一実施例を
示すブロック図である。 １１．印字素子駆動用集積回路 ２６．低電圧電源 ３８．１％電圧電源 ６、〜６ｎ０．サーマルヘッド ７０．ロジック回路 ８１〜８ｎ０．出力部 ９０．出力トランジスタ １００．ゲート回路 １１０．レベルシフト回路 」２０．ダイオード １３０．抵抗器 ８皿　・・低電圧 Ｅ３１．高電圧 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　最　上　務、 ’　、；１ｊｆ力 Ｉ＋−ｔ

Claims (1)

【特許請求の範囲】
1. １、低電圧電源から電力の供給を受けて作動するロジッ
   ク回路と、印字素子に流ｎる電流を制御するための出力
   トランジスタと、高電圧電源に接続さ−ｎｎ前記ロジッ
   ク回路らの出力信号に応答して前記出力信号のレベルを
   前記出力トランジスタ、Ｉ！！に動用のレベルにシフト
   スるレベルシフ）回路トを備えた二電源駆動形の印字素
   子駆動用集積回路において、前記ロジック回路と前記レ
   ベルシフト回路との間に設けらｎ前記ロジック回路の出
   力信号が低レベルの場仕に前記出力トランジスタをオフ
   とするレベルの信号を出力するゲート回路と、該ゲート
   回路に前記低電圧電源から電力を供給するため該ゲート
   回路と前記低電圧電源どの間に接続さｎたダイオードと
   、前記ゲート回路に前記高電圧電源から所要のヌタンバ
   イ電流を供給するため前記ゲート回路と前記高電圧電源
   との間に接続さｎた抵抗素子とを備えたことを特徴とす
   る印字素子駆動、用集積回路。