JPS6016465A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS6016465A JPS6016465A JP58125103A JP12510383A JPS6016465A JP S6016465 A JPS6016465 A JP S6016465A JP 58125103 A JP58125103 A JP 58125103A JP 12510383 A JP12510383 A JP 12510383A JP S6016465 A JPS6016465 A JP S6016465A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- type
- collector
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は寄生効果を小ならしめたトランジスタに関する
。
。
（ロ） 従来技術
従来モノリシック集積回路に組込まれるＮＰＮトランジ
スタは第１図に示す如く、Ｐ型半導体基板（１）と、コ
レクタ領域となるＮ型エピタキシャル層（２）と、エピ
タキシャル層（２）を島領域（３）に分離するＰ型分離
領域（４）と、島領域（３）底面に設けられたＮ”Ｗ埋
込み層（５）と、島領域（３）表面に２重拡散されたＰ
型ベース領域（６）およびＮ１型エミッタ領域（７）と
エピタキシャル層（２）表面に形成されたマ型コレクタ
コンタクト領域（８）と、コレクタ電極（９）、ヘース
電極ａ０およびエミッタ電極αυから構成されている。
スタは第１図に示す如く、Ｐ型半導体基板（１）と、コ
レクタ領域となるＮ型エピタキシャル層（２）と、エピ
タキシャル層（２）を島領域（３）に分離するＰ型分離
領域（４）と、島領域（３）底面に設けられたＮ”Ｗ埋
込み層（５）と、島領域（３）表面に２重拡散されたＰ
型ベース領域（６）およびＮ１型エミッタ領域（７）と
エピタキシャル層（２）表面に形成されたマ型コレクタ
コンタクト領域（８）と、コレクタ電極（９）、ヘース
電極ａ０およびエミッタ電極αυから構成されている。
斯るトランジスタでは、ペース領域（６１、エピタキシ
ャル層（２）および基板（１）で寄生ＰＮＰ ）ランジ
スタが形成される。この等価回路を第２図に示す。
ャル層（２）および基板（１）で寄生ＰＮＰ ）ランジ
スタが形成される。この等価回路を第２図に示す。
第２図でＱｌは本来のＮＰＮ）ランジスタでありＱ２は
寄生ＰＮＰトランジスタである。
寄生ＰＮＰトランジスタである。
本発明者は層上した寄生ＰＮＰ ）ランジスタを除去す
る為に第３図に示す改良を行った。即ちこのトランジス
タはＰ型のシリコン半導体基板（２１Ｊと、基板（２１
）上に設けられたＮ型エピタキシャル層四と、エピタキ
シャル層（２Ｚを島領域（ハ）に分離するＰ＋型分離領
域（２４）と、島領域Ｑ秒肛面に設けられたｔ型埋込み
層（２暖と、埋込４層ｅ句上の島領域（ハ）゛表面に２
重拡散して形成されたＰ型ベース領域（２）とＮ′型エ
ミッタ領域（２７）と島領域（ハ）のエピタキシャル層
（２２表面に形成されたＶ型コレクタコンタクト領域（
ハ）と、実質的にトランジスタを構成するペース領域甑
エミッタ領域（２ηおよ一９＝ｐ、−Ｖフタコンタクト
５フ４域（２樟を囲むＰ型捕獲領域ｃ乾、各領域間（２
）（２）にオーミック接触するエミッタ電極−、ベース
電極Ｃ３１）。
る為に第３図に示す改良を行った。即ちこのトランジス
タはＰ型のシリコン半導体基板（２１Ｊと、基板（２１
）上に設けられたＮ型エピタキシャル層四と、エピタキ
シャル層（２Ｚを島領域（ハ）に分離するＰ＋型分離領
域（２４）と、島領域Ｑ秒肛面に設けられたｔ型埋込み
層（２暖と、埋込４層ｅ句上の島領域（ハ）゛表面に２
重拡散して形成されたＰ型ベース領域（２）とＮ′型エ
ミッタ領域（２７）と島領域（ハ）のエピタキシャル層
（２２表面に形成されたＶ型コレクタコンタクト領域（
ハ）と、実質的にトランジスタを構成するペース領域甑
エミッタ領域（２ηおよ一９＝ｐ、−Ｖフタコンタクト
５フ４域（２樟を囲むＰ型捕獲領域ｃ乾、各領域間（２
）（２）にオーミック接触するエミッタ電極−、ベース
電極Ｃ３１）。
コレクタ電極（１３）より構成され、コレクタ電極０鼾
ま更に酸化膜（２）上を延在されて捕獲領域（２ｏと接
続されている。
ま更に酸化膜（２）上を延在されて捕獲領域（２ｏと接
続されている。
層上の改良した構造に依れば、捕獲領域（２暗ま基板（
２優に流れる寄生ＰＮＰ）ランジスタの電流をほぼ回収
してコレクタ電極０４に還流している。
２優に流れる寄生ＰＮＰ）ランジスタの電流をほぼ回収
してコレクタ電極０４に還流している。
しカルながらこの構造では捕獲領域端がコレクタ電極（
３りと接続されているので、捕獲領域（２ωはコレクタ
電位となる０このため捕獲領域（２）はベース電位より
少くとも低くならないとベース領域（４）からのホール
の注入は起らず、当然ガードリングによるホールの捕獲
はできない欠点があった。
３りと接続されているので、捕獲領域（２ωはコレクタ
電位となる０このため捕獲領域（２）はベース電位より
少くとも低くならないとベース領域（４）からのホール
の注入は起らず、当然ガードリングによるホールの捕獲
はできない欠点があった。
（ハ）発明の目的
本発明は斯る欠点に鑑みてなされ、更に寄生効果を有効
に抑制できるトランジスタ乞実現−４−７：１ものであ
る。
に抑制できるトランジスタ乞実現−４−７：１ものであ
る。
に）発明の構成
本発明に依るトランジスタは第４図及びｉｇ５図に示す
如く、■）型の半導体基板１１５１１とＮｕのエピタキ
シャル層（５渇とエピタキシャル＃（５２＋を島領域（
５３）に分離するＰ型の分離領域＋５４１とＮ＋型の埋
め込み層６５）と島領域Ｇ３）表面のＰ型のベース領域
６〔およびＮ型のエミッタ領域６７）とを具備し、ベー
ス領域６６）を囲むＰ型の捕獲領域（５９）とに型のコ
ンタクト領域（６３）と両者を接続する接続電極＠ａよ
り構成されている。
如く、■）型の半導体基板１１５１１とＮｕのエピタキ
シャル層（５渇とエピタキシャル＃（５２＋を島領域（
５３）に分離するＰ型の分離領域＋５４１とＮ＋型の埋
め込み層６５）と島領域Ｇ３）表面のＰ型のベース領域
６〔およびＮ型のエミッタ領域６７）とを具備し、ベー
ス領域６６）を囲むＰ型の捕獲領域（５９）とに型のコ
ンタクト領域（６３）と両者を接続する接続電極＠ａよ
り構成されている。
（ホ）実施例
本発明に依れば、Ｐ型のシリコン半導体基板ｏＩＪと、
基板かυ上に設けられたＮ型のエピタキシャル層６つと
、エピタキシャルＭ Ｅ２１を検数の島領域６Ｊに十 分離するＰ型の分離領域５滲と、島領域６りのＪ氏而に
設けられたＰ型の埋め込み層Ｇ艶と、埋め込み層６５１
上の島領域５３１表面に２重拡散して形成されたＰ型の
ベース領域−とＰ型のエミッタ領域５７）と、島領域−
表面に設けたＮ型のコレクタコンタクト領域（至）と、
エミッタ領域６？）ベース領域側およびコレクタコンタ
クト領域端にオーミック接触したエミッタ電極−ベース
電極６υおよびコレクタ電極１２とを具備するトランジ
スタを設け、実質的にトランジスタを構成するベース領
域（至）エミッタ領域Ｌ５ηおよびコレクタコンタクト
領域端を囲む様に島領域６（ト）表面にＰ型の捕獲領域
６Ｉを設け、捕獲領域−に隣接して島領域も３）表面に
Ｐ型のコンタクト領域を設け、両者なオーミック接続す
る接続電極（財）を設けられている。
基板かυ上に設けられたＮ型のエピタキシャル層６つと
、エピタキシャルＭ Ｅ２１を検数の島領域６Ｊに十 分離するＰ型の分離領域５滲と、島領域６りのＪ氏而に
設けられたＰ型の埋め込み層Ｇ艶と、埋め込み層６５１
上の島領域５３１表面に２重拡散して形成されたＰ型の
ベース領域−とＰ型のエミッタ領域５７）と、島領域−
表面に設けたＮ型のコレクタコンタクト領域（至）と、
エミッタ領域６？）ベース領域側およびコレクタコンタ
クト領域端にオーミック接触したエミッタ電極−ベース
電極６υおよびコレクタ電極１２とを具備するトランジ
スタを設け、実質的にトランジスタを構成するベース領
域（至）エミッタ領域Ｌ５ηおよびコレクタコンタクト
領域端を囲む様に島領域６（ト）表面にＰ型の捕獲領域
６Ｉを設け、捕獲領域−に隣接して島領域も３）表面に
Ｐ型のコンタクト領域を設け、両者なオーミック接続す
る接続電極（財）を設けられている。
本発明の特徴は捕獲領域６つ及びコンタクト領域１３１
にある。捕獲領域６鍾はベース領域（ト）と同時に拡散
して形成され、コンタクト領域端はエミッタ領域６ηと
同時に拡散して形成される。コンタクト領域１：ｉ ＆
’！コレクタ領域６〜で電圧降下の大きい部分に設け、
具体的には第５図の如くコレクタコンタクト領域（ト）
と最も離間したエミッタ領域６７）と対向する捕獲領域
（５１の外側に隣接して設けている。また捕獲領域（５
’ｌｌとコンタクト領域−を短絡する様に接続電極（財
）を形成している。なお接続電極（財）は捕獲領域（！
ｉｌ上にオーミック接触して延在させても良い。
にある。捕獲領域６鍾はベース領域（ト）と同時に拡散
して形成され、コンタクト領域端はエミッタ領域６ηと
同時に拡散して形成される。コンタクト領域１：ｉ ＆
’！コレクタ領域６〜で電圧降下の大きい部分に設け、
具体的には第５図の如くコレクタコンタクト領域（ト）
と最も離間したエミッタ領域６７）と対向する捕獲領域
（５１の外側に隣接して設けている。また捕獲領域（５
’ｌｌとコンタクト領域−を短絡する様に接続電極（財
）を形成している。なお接続電極（財）は捕獲領域（！
ｉｌ上にオーミック接触して延在させても良い。
本発明の構造に依れば、捕獲領域６９）で捕獲したホー
ルは接続電極（財）を介してコンタクト領域６Ｊからコ
レクタ領域６階に戻されて再びトランジスタ動作により
消費される。本発明の最大の特徴はコンタクト領域１′
！Ｊをコレクタ領域６（至）内の寄生効果の起り易い最
もコレクタ電位の低い部分に形成している点である。こ
れにより捕獲領域側は接続電極（Ｇ４１を介して最も低
いコレクタ電位にバイアスされているので、当然にベー
ス電位よりも低くなり、ペース領域端から注入されるホ
ールを有効に且つ確実に捕獲できる。この結果第３図に
示す従来の改良された構造より更に有効に寄生効果を抑
制できる０ （へ）本発明の効果 本発明に依ればトランジスタの寄生効果を捕獲領域６９
）コンタクト領域（へ）および接続電極−で形成した帰
還ループで有効に抑制できる。またコンタクト領域−を
寄生効果の発生し易いコレクタ電位の最も低いところに
設けるので、基板（５υへのもれ電流を確実に回収でき
る。
ルは接続電極（財）を介してコンタクト領域６Ｊからコ
レクタ領域６階に戻されて再びトランジスタ動作により
消費される。本発明の最大の特徴はコンタクト領域１′
！Ｊをコレクタ領域６（至）内の寄生効果の起り易い最
もコレクタ電位の低い部分に形成している点である。こ
れにより捕獲領域側は接続電極（Ｇ４１を介して最も低
いコレクタ電位にバイアスされているので、当然にベー
ス電位よりも低くなり、ペース領域端から注入されるホ
ールを有効に且つ確実に捕獲できる。この結果第３図に
示す従来の改良された構造より更に有効に寄生効果を抑
制できる０ （へ）本発明の効果 本発明に依ればトランジスタの寄生効果を捕獲領域６９
）コンタクト領域（へ）および接続電極−で形成した帰
還ループで有効に抑制できる。またコンタクト領域−を
寄生効果の発生し易いコレクタ電位の最も低いところに
設けるので、基板（５υへのもれ電流を確実に回収でき
る。
第１図は従来のトランジスタを説明する断面図、第２図
はその等価回路図、第３図は従来の改良されたトランジ
スタを説明する断面図、第４図および第５図は本発明の
トランジスタを説明する断面図および上面図である。 主な図番の説明 ５１）はＰ型半導体基板、Ｉ５２はＮ型エピタキシャル
層、６［有］は島領域、（ロ）はＰ型分離領域、（５ｅ
はＰ型ベース領域、６７）はＮ＋型のエミッタ領域、艶
はｔｍのコレクタコンタクト領域、軸はＰ型捕獲領域、
關はＮ＋型コンタクト領域、−は接続電極である。 第１日 ロ、５４図 ？１）５日
はその等価回路図、第３図は従来の改良されたトランジ
スタを説明する断面図、第４図および第５図は本発明の
トランジスタを説明する断面図および上面図である。 主な図番の説明 ５１）はＰ型半導体基板、Ｉ５２はＮ型エピタキシャル
層、６［有］は島領域、（ロ）はＰ型分離領域、（５ｅ
はＰ型ベース領域、６７）はＮ＋型のエミッタ領域、艶
はｔｍのコレクタコンタクト領域、軸はＰ型捕獲領域、
關はＮ＋型コンタクト領域、−は接続電極である。 第１日 ロ、５４図 ？１）５日
Claims (1)
- （１） −導電型の半導体基板と該基板上に設けられた
コレクタ領域となる逆導電型のエピタキシャル層と該エ
ピタキシャル層を島領域に分離する一導電型の分離領域
と該島領域底面に設けられた逆導電型の埋め込み層と該
埋め込み層上の前記島領域表面に形成された一導電型の
ペース領域と該ベース領域表面に形成された逆導電型の
エミッタ領域とを具備したトランジスタに於いて、前記
ベース領域を囲む様に一導電型の捕獲領域を設け、前記
コレクタ領域の１位の低い部分に逆導電型のコンタクト
領域を設け、該コンタクト領域と前記捕獲領域とを接続
電極で接続することを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125103A JPS6016465A (ja) | 1983-07-08 | 1983-07-08 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58125103A JPS6016465A (ja) | 1983-07-08 | 1983-07-08 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016465A true JPS6016465A (ja) | 1985-01-28 |
| JPH0322693B2 JPH0322693B2 (ja) | 1991-03-27 |
Family
ID=14901920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58125103A Granted JPS6016465A (ja) | 1983-07-08 | 1983-07-08 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36137E (en) * | 1986-04-30 | 1999-03-09 | Casio Computer Co., Ltd. | Instruction input system for electronic processor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938070A (ja) * | 1972-08-25 | 1974-04-09 | ||
| JPS5021683A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS58223345A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
-
1983
- 1983-07-08 JP JP58125103A patent/JPS6016465A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938070A (ja) * | 1972-08-25 | 1974-04-09 | ||
| JPS5021683A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS58223345A (ja) * | 1982-06-21 | 1983-12-24 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36137E (en) * | 1986-04-30 | 1999-03-09 | Casio Computer Co., Ltd. | Instruction input system for electronic processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322693B2 (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760734B2 (ja) | 縦方向導電性高出力ｍｏｓｆｅｔ | |
| US4027325A (en) | Integrated full wave diode bridge rectifier | |
| JPH049378B2 (ja) | ||
| JPH06104459A (ja) | 半導体装置 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JP3459532B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2802459B2 (ja) | フォト・トライアック | |
| JPH0637262A (ja) | 半導体装置 | |
| JPH055373B2 (ja) | ||
| JPH0656848B2 (ja) | ラテラル型トランジスタ | |
| JPH0440272Y2 (ja) | ||
| JPH026229B2 (ja) | ||
| JPS6014450A (ja) | 半導体集積回路 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0322693B2 (ja) | ||
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPH0440273Y2 (ja) | ||
| JPS61150383A (ja) | 半導体装置 | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JPS6223465B2 (ja) | ||
| JPH05160409A (ja) | 半導体装置 | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPH0536700A (ja) | 半導体集積回路 | |
| JP2521745Y2 (ja) | フォトサイリスタ |