JPS6017531A - デジタル信号処理プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮鰹夕１ 本発明は、信号処理プロセッサに関し、特に、デジタル
信号処理プロセッサのシリアル入力回路の改良に関する
ものである。

茸−４■館 デジタル信号処理プロセッサの用途の−・つば、従来、
アナログ信号をアナログ”回路で処理していたちのをデ
ジタル的に処’＋７７ｊすることである。

例えは、第１図に示すように、デジタル信号処理プロセ
ッサ［ＳＰ（以下、ＤＳＰという）は、外部からのアナ
ログ信号をデジタル信号に変換するアナログデジタル変
換回路Ａ／Ｌ）（以下、Ａｌ１つという）でデジタル信
号に変換した後このデジタル信号を入力回路ＳＩ・Ｒｅ
　ｇを通して入力し、所定の処理を行った後マイコンＭ
　Ｔ’　ｌ、Ｊ（以下、八４Ｐ　Ｕという）等に入力す
るか、あるいは、処理されたデジタル信号を出力回路Ｓ
Ｏ・Ｒｅ　ｇを通して出力し、デジタルアナログ変換回
路１）／Ａ（以下、Ｄ／Ａという）でアナログ信号に変
換して外部に出力する場合に使用される。また、ＭＰＸ
、３等のデータをＤ　Ｓ　Ｐで処理した後、同様にＤ／
Ａでアナログ信号に変換して外部に出力する場合にも使
用され２る。

圭だ、Ｉ）ＳＰは、第２図に示すようｔｎ　、　Ｍ　Ｐ
　１７と０８１１間をデータバスで接続し、このデータ
バスに入出力装置ｌ１０（以下、Ｉｌｏという）の−ｙ
”−タバスを接続して】１０とＭ　Ｐ　Ｕ　ｎ、”Ｊ　
、Ｔ　／　０とＤ　Ｓ　１３間及びＭ　ＰＵとＤ　Ｓ　
＋）間でデータが自由に転送でさるように構成する１、
そして、外部かｌらのアナログ信号をｉｌｏでデジタル
信号に変換して入力し、Ｍ　Ｐ　Ｕ又はＤＳＰからのデ
ジタル信号をＩｌｏでアナログ信号に変換して外部に出
力するような場合に使用される。

さらに、ＤＳＰは、第３図に示すように、１）ＳＰに外
部からのアナログ信号をＡ／Ｄでデジタル信号に変換し
て入力し、ＤＳＰで所定の処理をイーｊった後Ｄ／Ａで
アナログ信号に変換して外部に出力するような場合にも
使用される。

第４図は、前記１）ＳＰの一例の構成を示す図である。

第４図において、一点鎖線で囲んだ部分ｌＯがＤＳＰで
ある６１はＭ　Ｐ　Ｕ等の外部装置からのデータを入出
力する並列入出力端Ｐ、２は制御信号を入力する制御入
力端子、３はクロック入力端ｒ−１５，８はシリアルク
ロック入力端子、６は入カシリアルイネーブル端子、７
はシリアルデータ出力端子、９は出力シリアルイネーブ
ル端ｆ−２１１は並列入出力回路（以ト、Ｐ　ａ　ｒ　
ａ−Ｉ　／　Ｏという）、１２は読書き可能なメモリ（
以下、［’、）　ａ　ｔ・）・ＲＡＭという）、１３は
読出し・専用メモリ　（以下、ｒ）　ａ　ｔ　ａ　＝Ｒ
ＯＭという）、１４は乗算器（以下。

Ｍ　Ｕ　Ｌ、　ｉ”という）、１５は加減算Ｈ：（（以
１：、ＡＩ。

Ｕという）、１６は前記Ｍ　Ｕ　Ｌ　Ｔ　１４及びＡＩ
、（＋１５の演算結果をランチ（蓄積）するアキュムレ
ータ（以下、ＡＣＣという）、１７はレジスタ、１８は
インストラクションメモリ（以下、Ｉ　ＴＩ　Ｓｔ−Ｒ
ＯＭという）、１９は制御信号を入力する制御入力回路
（以下、Ｆ　ｕ　ｎ　ｃという）、２ｏはタイミング発
生回路（以下、ｃ　ｒ−、＋＜・ＧＥＮという）、２１
はシリアル入力レジスタ（以下、Ｓｌ・Ｒｅｇという）
、２２はシリアル入力パルス発生回路（以下、ＰＬＳ−
ＧＥＮという）、２３はシリアル出力回路（以下、ＳＯ
−Ｒ（Ｉｇという）、２４はデータバスライン（以下、
Ｄ・＋３　ｕ　ｓという）である。

次に、第４図に示す回路構成のＤ　Ｓ　Ｉ）で処理され
る過程を第５図を用いて説明する。

Ｐａｒａ・ｌ１０１１の並列入出力端’−ｉ’−１に入
力されたデータは、第５図の実線の流れに従って処理さ
れる。すなわち、入力されたデータは演算処理された後
、Ｓ　Ｏ−ＲＯＥ　２３に転送され、シリアル出力デー
タとしてシリアルデ−タ出力端子７から外ｆｆＪｌに出
力される。一方、外部からのデータ入力は、シリアルデ
−タ出力端子４かｔ−）シリアル入力データをラッチす
るＳｌ・Ｒｃ　ｇ　２１に転送された後、第５図の点線
の流、ｈに従−〕で処理され、Ｐａ　ｒ　ａ　・１１０
１１及び並列入出力端子】を通して図示されていないＭ
　））　ＬＪ等の外部装置に転送される。あるいは、Ｄ
−Ｂｕｓ２４がらｓＯ°Ｒｅｇ２３を通してシリアルデ
ータ出力端子７から外部に出力される。

前記第５図に示す処理過程の中で、シリアルデータの入
出力部分について、第６図及び第７図を用いて説明する
。

第６図において、３１はパラレルシリアル変換レジスタ
（以下、Ｐ　ａ　ｒ　ａ−５ｃ　ｒ−’ｉ＜　ｃｇとい
う）、３２はΔ／Ｄ、３３はシリアルパラレル変換レジ
スタ（以下、Ｓ　ｅ　ｒ　・Ｐ　ａ　ｒ　ａ−Ｒｅ　ｇ
という）、３４は［）／Ａ、３５は外部アナ［Ｉグ信号
データ入力端子、３６は外部アナログ信号データ出力端
子、３７は外部シリアルクロック入力端ｆ−である。そ
の他のものは、第４図と同一・の士）のであり、同一符
号をイ１けである。

第７図は、第６図に示す各動作を説明するための図であ
り、各信号の符号は各回路及び端子の符号の出力及び入
力信号を示しである。

次に、第６図に示す回路の動作を説明する。

第６図において、行声等のアナログ゛信号・は、外部ア
ナログ信号入力端子３５からΔ／　Ｄ　３２に入力され
、デジタル信号に変換された後、Ｉ’　ｆｌ　ｒ　ａ・
Ｓｅｒ−Ｒｅｇ３１に入力され、　Ｐａｒａ・Ｓｅｒ−
Ｒｅｇ３１でシリアルデジタルデータに変換さイしろ７
．第７図では、二のシリアルデジタルデータに１〔３ビ
ット、として示している。すなわち、Δ／　Ｉ）　３２
の出力は、ｒ）ａｒａ−８ｅｒＩ＜、ｅ’ｇ３１１、＋
ｌ：　ｌ　６ビツ１−人力さ狙５．１〔）サイクル後に
Ｌ）Ｓ　１）　１０のＳ）・Ｒｅｇ２１に全ピッ１〜人
力さ拉る。ＳＴ・Ｒ，（！　ｇ　２１に人力されたデー
タは、ＤＳ　ｆ）　１０内部のプログラム命令１ｎｓｔ
′ＲＯＭ１８によりｌ〕・Ｂ　ｕ　ｓ　２４に出力され
て演算処理を始める。

一方演算処理されたデータは、■）・Ｂ　ｕ　ｓ　２４
からＳＯ−Ｒｅｇ２３にＤＳＰＩＯ内部のプログラム命
令Ｉｎ５ｔ・Ｒ，ＯＭ　１　Ｂにより入力される。

Ｓ　Ｏ−Ｒｅ　ｇ　２３のデータは１６ビツトであり、
このデータを出力するには、出カシリアルイネーブル信
妙により出力され、１６ビツ１−長後にＳｅｒ″Ｐａｒ
ａ−Ｒｅｇ３３に入力され、その後１つ／Ａ３４を通し
て音声等のアナログ信号として出力される。

前記動作過程において、シリアルデータの入出力は、シ
リアルからパラレル及びパラレルからシリアルに変換を
行っているため、ピッ１−長分、すなわち、この例の場
合１６ビツ１−長のサイクルを必要とし７でいる。Ｄ　
Ｓ　Ｐ　１０の命令サイクルでピッ（〜長の間は、入力
さ汎るデータを待機しなｌ−ｊれはならない場合が発生
し、無駄な時間を見込まなければならないという欠点が
ある。特に音声チャンネル数を増す場合等において著し
い。

＝Ｗ吋 本発明の目的は、Ｉ）　Ｓ　Ｐのシリアル入出力回路を
直接アナログ信号として人出力する回路構成とすること
により、シリアル信号を入出力する時間を短縮すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細杏の記述及び添付図面によって明らかになるであろ
う。

１戎− 以Ｆ、本発明の構成についで、　・実施例とともに説明
する。

第８図は、本発明のＤＳＰの−・実施例の構成を示す図
であり、第４図と同一のものは同一符号を付け、その繰
り返しの説明は省略する。

第８図において、４１はＡＣＣであり、第４図に示す従
来のＡ（、Ｃ１６の機能に外部からのアナログ信号をラ
ッチ（蓄積）する機能を付加したものである。４２はＡ
／’Ｉ）であり、外部からの音声等のアナログ信号を入
力し、デジタル信号に変換してＡＣＣ４１に出力するも
のである。４３はＤ／Δであり、ＡＣＣ４１に蓄積され
た演算結果のデジタルデータを入力し、音声等のアナロ
グ信号に変換して外部に出力するものである。４４は命
令信号出力端子、４５はアナログ信号入力制御タロツク
入力端子、４６は外部からの音声等のアナログ信号入力
端子、４７は音声等のアナログ信号を外部に出力するア
ナログ信号出力端−ｒ−１４Ｂはアナログ信号出力制御
クロツタ入力端子である。

次に、本実施例の動作を説明する。

第９図は１本実施例の動作を説明するための図であり、
（イ）はＡ／Ｄ４２の出力信号、（ロ）はアナログ信号
入力制御クロック、（ハ）はＡＧＣ４１の出力信号、（
ニ）はアナログ信号出力制御クロッ先　（ホ）はＬ）　
／　Ａ　４３の出力信号である。

第８図及び第９図において、アナログ信号入力端’３’
−４６に人力された外部からの音声等のアナログ信号は
、第９図に示すようなデジタル信号（イ〉に変換される
。この変換されたデジタル信号（イ）は、アナログ信号
入力制御クロック（ロ）によりパラレルデータをそのま
まＡＣＧ４１に人力する。

すなわち、外部からのアナログ信号は、アナログ信号入
力端子４６に入力されると、１−）・Ｂ　１１８２４を
介さないでアナログ信号入力制御クロック（ロ）により
直接ＡＣＣ４１に入力することになる。

一方、演算結果が八Ｃｃ４１にラッチされた後、外部に
出力するには、ＡＣＣ４１の出力信号（ハ）が直接Ｉ）
／Δと接続されているので、アナＩ」グ信号出力制御タ
ロツク（ニ）をアナログイ、−１号出カ制御クロック入
力端子４８に入力することにより、第９図に示すような
アナログ信号（ホ）をアナログ信号出力端子４７がら出
力する。ここで、前記アナ［１り信号を入出力する時に
は、内部の命令で演算をした鮎里かＡ　ＣＣ４１１−ラ
ッＪ゛さＡ（、る時ど同時にイｒ“）、二とができない
場合がある。そこで、命令出力端ｒ４・１からの停車信
号を監視し、Ａ　ＣＣ４１にデータがラッチされない時
にアナログ信吟人力制御り［ｌツク又はアナログ−信号
出力制御夕）コックを入力するように使用する。このこ
とにより、Ａ　ＣＣ４１は従来とほぼ同様の回路構成で
実現できる。

例沫− 以−１〕説明したように、ＤＳＰのシリアル人出力回路
を直接アナロク信号として八ＣＣに入力するように構成
したので、従来の同じデータ処理をほぼピノ１へ長分の
１の時間でデータ処理することができ、かつ、外部に複
雑な回路を接続しなくてもよい。その結果、コスＩ−ダ
ウンをはかることもできる。

なお、本発明は、前記実施例に限定されることなく、そ
の要旨を変更しない範囲において種々変更し得ることは
勿論である。

【図面の簡単な説明】

第１図乃至第３図は、Ｉ’、、）　Ｓ　Ｆ’の使用例を
示す図、第４図は、従来のＤ　Ｓ　Ｐの回路構成をブｌ
’ｌツタで示す図、 第５図は、従来のＩＩ）　Ｓ　Ｐの信号処理過程を示す
図、 第６図は、従来のＤＳＰと外部接続回路を示す図、 第７図は、従来のＤＳＰの動作を説明するための図、 第８図は、本発明のｒ＝＞　ｓ　ｐの一実施例の構成を
ブロックで示す図、 第９図は、本実施例の動作を説明するだめの図である。 １０・−ＤＳＰ、　１１．−Ｐａｒａ　・Ｉｌｏ、１２
・＝Ｄ　ａ　ｔ　ａ−ＲＡＭ、 １３・・・ＤａＬａ・１く０Ｍ、 １４−＝ＭＵＬ、Ｔ、　１５−　・ＡＩ−Ｕ、１．７−
−・レジスタ、　１８・・・■ｒｌｓ１　・ＲＯＭ、１
　９　・　＝Ｆｕｎｃ　、　２Ｏ−−−ＣＴ＃　−ＧＥ
Ｎ　、４１　・　・　・　ハ　（二　（二　、　４２　
・　・　・　Ａ／Ｄ　、４３・・・Ｉ−）　／　Ａ、　
４４・・・命令出力端子、４５・・アナログ信号人力制
御クロツク端子、４６・・・アナログ信号入力端子、 ４７・・・アナログ信号出力端子、 ４８・・・アナログ信号出力制御クロック端ｒ・。 代理人　弁理士　秋ｆｆｌ収慕 第１図 第２図 第３図 第４図 第８図 １ 第９図

Claims (1)

【特許請求の範囲】
1. データの入出力手段とデータ演初″手段とを内部データ
   バスで接続し、プログラムにより、前記データ演算手段
   の動作及びこれと前記入出力手段間のデータ転送動作を
   制御するようにし・たデジタル信号処理プロセッサにお
   いて、前記演算手段の演算結果を蓄積するアキュムレー
   タと、該アキコムレータから出力されるデジタルデータ
   をアナログ信号に変換して外部に出力するデジタルアナ
   ログ変換回路と、外部からのアナログ信号を入力しデジ
   タル信号に変換するアナログデジタル変換回路と、該ア
   ナログデジタル変換回路の出力デジタル信号をアキュム
   レータに人力する手段を具備したことを特徴とするデジ
   タル信号処理プロセッサ。