JPS60182171A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60182171A
JPS60182171A JP59036252A JP3625284A JPS60182171A JP S60182171 A JPS60182171 A JP S60182171A JP 59036252 A JP59036252 A JP 59036252A JP 3625284 A JP3625284 A JP 3625284A JP S60182171 A JPS60182171 A JP S60182171A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
type
mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59036252A
Other languages
English (en)
Other versions
JPH0519811B2 (ja
Inventor
Akito Nishitani
西谷　明人
Yoshiaki Katakura
片倉　義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59036252A priority Critical patent/JPS60182171A/ja
Priority to US06/704,012 priority patent/US4597827A/en
Publication of JPS60182171A publication Critical patent/JPS60182171A/ja
Publication of JPH0519811B2 publication Critical patent/JPH0519811B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H10D64/0133—Aspects related to lithography, isolation or planarisation of the conductor at least part of the entire electrode being a sidewall spacer, being formed by transformation under a mask or being formed by plating at a sidewall
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明はＭＩＳ型電界効果半導体装置（以下ＭＩＳ　
トランジスタと称することもある）の製造方法に関し、
詳しくはドレイン側にのみ低濃度拡散層をもった自己整
合型のＭＩＳ型電界効果半導体装置の製造方法に関する
ものである。
（技術的背景） ＭＩＳ　トランジスタは縮小側とよばれる法則に従って
素子の寸法を縮小することにより、素子の特性の改善及
び集積密度の改善を行ってきた。ところがＴＴＬ　（）
ランジスタ・トランジスタ・ロノック）と互換性を維持
する事や、ノイズに対するマーノンを確保する事の必要
性から、電源電圧は従来よｐ５ｖ程度と一定であり縮小
されていない。
との結果ＭＩＳ　）ランソスタのダート長が約１μｍ程
度となると素子の内部にきわめて大きな電界が発生し、
素子の性能に悪影響を力えることになる。
これを防ぐため、１９８２年の［ＤＭにおいて、第１図
に示すよりなＬＤＤ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｉｎ）構造が提案されている（　ＩＥＤＭ　８２
　、　ＰＰ　７１８〜７２１゜Ａ　ＨＡＬＦ　ＭＩＣＲ
ＯＮ　ＭＯＳＦＥＴ　ＵＳＩＮＧ　ＤＯＵＢＬＥ　ＩＭ
ＰＬＡＮＴＬＤＤ　）。第１図は断面図として示してお
り、１はＰ型ソリコン基板、２はＮ型の濃い拡散層、３
はケ゛−ト電極、４はケ゛−ト酸化膜、５は通常サイド
ウオールと呼ばれる絶縁層、６は低濃度Ｎ型拡散層であ
る。
第１図で明らかなように、ケ゛−ト電極３の両脇（（低
濃度Ｎ型拡散層６を設ける事により、高濃度Ｎ型拡散層
２とＰ型基板１間のチャンネル方向の電界を緩和してい
る。また第１図の構造はケゞ−ト電極３を形成後、ケ゛
−ト電極３をマスクとして、低濃度Ｎ型拡散層６をイオ
ン打込法で形成し、その後全面にＣ、Ｖ、Ｄ法（ケミカ
ル・ベー・Ｌ・ディ醪ノション；化学気相成長）で形成
した絶縁膜５（一般には酸化膜）をＲ，１，Ｅ　（リア
クティブ・イオン・エツチング）とよばれる異方性エツ
チングによりエツチングを行い、ケ８−ト電極３の両脇
にサイドウオール５を形成し、Ｎ型の高濃度拡散層２の
形成のためのマスクとしている。つまり、ダート電極と
自己整合的にＬＤＤ構造が得られるという長所をもって
いる。
ところが、低濃度Ｎ型層６を両側にもつため、素子内部
に大きな抵抗をもつことになる。このだめ素子の特性、
特にＩｎ（相互コンダクタンス）は通常の構造でつくら
れたＭＩＳ　）ランノスタと比較すると劣ることになる
。
ＭＩＳ　）ランノスタの拡散層２は一般に片側はキャリ
ヤの供給源ソースとよばれ、片側はキャリヤの送出口ド
レインと呼ばれるが、内部の高電界が問題に々るのはド
レインの方である。そこでドレイン側にのみ低濃度拡散
層を形成しようとすると、従来方法の長所であるケ゛−
ト電極との自己整合性が失われることになる。
（発明の目的） この発明の目的は上記従来技術の問題点を解決すること
にある。即ち、ドレイン側にのみ低濃度拡散層を有し、
且つケ゛−１・電極との自己整合性を有するＭＩＳ型電
界効果半導体装置の製造方法を提供することにある。
（発明の概要） この発明の要点は段差部の側壁にのみ所望の物質層を形
成するサイドウオール形成技術をケ゛−ト電極の形成時
にも使用し、さらにゲート電極の段差部に高濃度拡散層
形成のマスクとなる絶縁層をサイドウオール技術によっ
て形成するという二重のサイドウオール形成によってド
レイン側にのみ低濃度拡散層を持ったＭＩＳ　）ランジ
スタをケ゛−ト電極と自己整合的に形成できることであ
る。
（実施例） 第２図（、）〜（ｄ）は第１の実施例の工程説明図であ
シ、本発明のＭＩＳ型電界効果半導体装置の製造方法を
示す。この第２図（、）〜（ｄ）において第１図と同一
部分には同一符号を付して述べる。
まず、第２図（ａ）に示すようにＰ型シリコン基板１上
にダート絶縁膜として酸化膜４をたとえば２００Ｘ成長
させた後に全面に低濃度Ｎ型拡散層形成時のマスクとな
るマスク層７を形成する。このマスク層は材質を問わな
いが、ここでは例としてシリコン窒化膜をＣＶＤ法によ
り７０００Ｘ堆積させることとする。
次に第２図（ｂ）に示すごとく、マスク層７の所望する
領域（ケ゛−ト電極形成予定位置にその端部が　。
位置する領域）を除去し、ケ゛−ト電極層３を好ましく
けＣＶＤ法によシ、全面に形成する。例えばここでは厚
み７０００Ｘのポリシリコンをダート電極層としてＣＶ
Ｄ法で形成する。
続いて異方性エツチング、例えばＲＩＫを使用してポリ
シリコンを除去すれば、第２図（ｃ）に示すようにマス
ク層７の段差部の側壁にのみケ３−ト電極層３、ここで
はポリシリコンが残ることになる。
ここで全面に低濃度Ｎ型拡散層形成のためのイオン注入
を行うと、第２図（Ｃ）に同じく示されているように、
マスク層７とダート電極層３のない部にのみ低濃度Ｎ型
拡散層６が形成される。ここで低濃度とは１０１６〜１
０１９ｉ５のイオン注入によるものを指し、本実施例で
は１．０Ｘ１０Ｑｎ　のイオン注入を行なった。次いで
サイドウオール形成層５を全面に堆積する。ここではＣ
ＶＤ　５Ｉ０２３０００　Ａ　を使用するがマスク層７
を除去するときに、影響をうけずにダート側壁に残るよ
うな材質の物ならば何でもよい。さらにサイドウオール
形成層５をＲＩＥによシエッチングするとケ゛−ト電極
３の段差部の側壁にのみサイドウオール５が形成される
。この後マスク層７を、ここでは窒化シリコン膜を通常
のプラズマエツチングにより除去し、最後に残されたり
゛−ト電極、７と、サイドウオール５とをマスクとして
イオン注入を行えば高濃度Ｎ型拡散層２を得ることがで
きる。ここで高濃度とは１０ｃｒｎ以上のイオン注入に
よるものを指し、本実施例では１．、ＯＸ］Ｏｃｒｎ　
のイオン注入を行なった。
以上説明したように、第１の実施し１］では、マスク層
７の選択的除去のときの１回のマスク合わせのみで１１
７４７部にのみ低濃度Ｎ型拡散層６を持ったＭＩＳ型電
界効果トランジスタをケ゛−ト電極と自己整合的に形成
することが可能である。また第３図は高濃度Ｎ型拡散層
形成後の平面図であり、８は素子領域と分離領域の境界
線で、８の内部が実際の素子領域である。第３図のよう
に使えば等測的にケゞ−トのｌ］が２倍になったトラン
ジスタとして動作する。必要があれば第３図のａ及びａ
′の部分を分断し、２つのトランジスタとして動作させ
ることもできる。その場合にはマスク合わせを最後に１
回施し、選択的にａ及びａ′の領域を除去すればよい。
第１の実施例では１つの素子領域上にトランジスタを形
成したが間に分離領域をはさんだ、２つの素子領域にわ
たってトランジスタを作成することも可能である。第２
の実施例として０ＭＯ８構造のインバータを例に取シ、
以下に説明する。
第４図（ａ）は高濃度拡散層形成後の平面図であシ、ま
た（ｂ）はＡ−Ａ’間の断面図である。９はＰ型基板上
に形成されたＮウェルでその内部につくられたＭＩＳ）
ランノスタはＰチャネルＭＩＳ　）ランノスタとなる。
第４図（ａ）　、　（ｂ）かられかるようにマスク層２
を選択除去するときに間に素子分離領域１２をはさんだ
２つの素子領域にわたるようにマスク層７を除去すれば
２つの素子領域に同一人カケ゛−トをもつトランジスタ
が形成される。１０は高濃度Ｐ型拡散層、１１は低濃度
Ｐ型拡散層である。Ｐチャネルのソースに電源電圧を、
Ｎチャネルのソースにグラウンド電位を、両トランジス
タのドレインから出力を取るように配線を行えば０ＭＯ
８構造のインバータができる。ＮウェルとＰ型の拡散層
を形成する工程を加えるだけで上記インバータの形成が
可能であり、その他の工程は全て第１の実施例と同一で
ある。こうして形成されたトランジスタもゲート電極に
対し自己整合的にドレイン部にのみ低濃度拡散層を形成
でき、トランジスタ内部に寄生する抵抗は小さく、ドレ
イン部に発生する電界は緩和させることができる。
（発明の効果） 以上のように、この発明の半導体装置の製造方法によれ
ば、ドレイン部にのみ低濃度拡散層をもつＭＩＳ型トラ
ンソスタをダート電極と自己整合的に形成することが可
能で、縮小されたＭＩＳ型トランジスタの内部に発生す
る高電界は緩和され、しかもソース部分に寄生する抵抗
がないという高性能なＭＩＳ型トランノスタを実現する
ことができる。
またケ゛−ト電極と自己整合的に低濃度、高濃度の両波
散層を形成することが可能なので、微小な寸法をマスク
合わせなしに精度よく形成でき、高集積化、高歩留りを
実現できる。
【図面の簡単な説明】
第１図は従来のＬＤＤ構造のＭＩＳ）ランノスタの断面
図、第２図（、）〜（ｄ）は本発明の第１の実施例の説
明図、第３図は第１の実施例の平面図、第４図（、）　
、　（ｂ）は本発明の第２の実施例の説明図である。 １・・・Ｐ型シリコン基板、２・・Ｎ型高濃度拡散層、
３・・・ダート電極、４・・・絶縁層、５・・・サイド
ウオール、６・・・Ｎ型低濃度拡散層、７・・・マスク
層、８・・・素子領域、９・・・Ｎ、ウェル、１０・・
Ｐ型高濃度拡散層、１１・・・Ｐ型低濃度拡散層、Ｉ２
・・分離領域（分離酸化膜）。 特許出願人　沖電気工業株式会社 １　事件の表示 昭和５９年　特　許　願第　３６２５２号２　発明の名
称 半導体装置の製造方法 ３　補正をする者 事件との関係　特　許　出　願　人 件　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号６　補正の内容 （１）明細書第４頁第２行にｒｇ、Ｊとあるのをｒｇｍ
−１と補正する。 （２）同書第６頁第１２行および第７頁第６行に「のイ
オン注入によるものを」とあるのを「の濃度を」と補正
する。 （３）同書ｖ４４頁第１行および第７頁第７行に「のイ
オン注入を」とあるのを「の濃度となるようにイオン注
入を」と補正する。

Claims (1)

  1. 【特許請求の範囲】 絶縁層が形成された第１導電型の半導体基板上に、ケ゛
    −ト電極形成予定領域にその端部が位置するようにマス
    ク層を選択的に形成する工程と、その後前記基板上に、
    前記マスク層の端部のみに電極層を選択的に形成する工
    程と、 前記マスク層と電極層とをマスクとして、前記基板に低
    濃度の第２導電型の不純物を注入する工程と、 前記電極層の端部にサイドウオールを形成後、前記マス
    ク層を除去する工程と、 その後前記電極層とサイドウオールとヲマスクとして、
    前記基板に高濃度の第２導電型の不純物を注入する工程
    とを含む半導体装置の製造方法。
JP59036252A 1984-02-29 1984-02-29 半導体装置の製造方法 Granted JPS60182171A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59036252A JPS60182171A (ja) 1984-02-29 1984-02-29 半導体装置の製造方法
US06/704,012 US4597827A (en) 1984-02-29 1985-02-21 Method of making MIS field effect transistor having a lightly-doped region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59036252A JPS60182171A (ja) 1984-02-29 1984-02-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60182171A true JPS60182171A (ja) 1985-09-17
JPH0519811B2 JPH0519811B2 (ja) 1993-03-17

Family

ID=12464578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59036252A Granted JPS60182171A (ja) 1984-02-29 1984-02-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4597827A (ja)
JP (1) JPS60182171A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353976A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 半導体装置
US4904613A (en) * 1986-12-23 1990-02-27 U.S. Philips Corporation Method of manufacturing a DMOS device
US5112766A (en) * 1990-07-17 1992-05-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing field effect transistors

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
US4855246A (en) * 1984-08-27 1989-08-08 International Business Machines Corporation Fabrication of a gaas short channel lightly doped drain mesfet
JPS61222175A (ja) * 1985-03-01 1986-10-02 Fujitsu Ltd 半導体記憶装置の製造方法
US4922318A (en) * 1985-09-18 1990-05-01 Advanced Micro Devices, Inc. Bipolar and MOS devices fabricated on same integrated circuit substrate
US4737828A (en) * 1986-03-17 1988-04-12 General Electric Company Method for gate electrode fabrication and symmetrical and non-symmetrical self-aligned inlay transistors made therefrom
US4669178A (en) * 1986-05-23 1987-06-02 International Business Machines Corporation Process for forming a self-aligned low resistance path in semiconductor devices
US4711701A (en) * 1986-09-16 1987-12-08 Texas Instruments Incorporated Self-aligned transistor method
US4749443A (en) * 1986-12-04 1988-06-07 Texas Instruments Incorporated Sidewall oxide to reduce filaments
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
JP2549726B2 (ja) * 1989-01-30 1996-10-30 株式会社東芝 半導体集積回路とその製造方法
JPH02253632A (ja) * 1989-03-27 1990-10-12 Matsushita Electric Ind Co Ltd 電界効果型トランジスタの製造方法
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
KR960012587B1 (ko) * 1991-10-01 1996-09-23 니뽄 덴끼 가부시끼가이샤 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법
US5427963A (en) * 1993-12-10 1995-06-27 Advanced Micro Devices, Inc. Method of making a MOS device with drain side channel implant
FR2718287B1 (fr) * 1994-03-31 1996-08-02 Alain Straboni Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
US5580804A (en) * 1994-12-15 1996-12-03 Advanced Micro Devices, Inc. Method for fabricating true LDD devices in a MOS technology
KR0144493B1 (ko) * 1995-05-22 1998-08-17 김주용 불순물 접합 영역 형성방법
US5721443A (en) * 1995-07-13 1998-02-24 Micron Technology, Inc. NMOS field effect transistors and methods of forming NMOS field effect transistors
US5672524A (en) * 1995-08-01 1997-09-30 Advanced Micro Devices, Inc. Three-dimensional complementary field effect transistor process
KR100223927B1 (ko) * 1996-07-31 1999-10-15 구본준 전계 효과 트랜지스터 및 그 제조방법
US5879999A (en) * 1996-09-30 1999-03-09 Motorola, Inc. Method of manufacturing an insulated gate semiconductor device having a spacer extension
US5950091A (en) * 1996-12-06 1999-09-07 Advanced Micro Devices, Inc. Method of making a polysilicon gate conductor of an integrated circuit formed as a sidewall spacer on a sacrificial material
US6008096A (en) * 1997-01-29 1999-12-28 Advanced Micro Devices, Inc. Ultra short transistor fabrication method
US6124174A (en) * 1997-05-16 2000-09-26 Advanced Micro Devices, Inc. Spacer structure as transistor gate
US5866934A (en) * 1997-06-20 1999-02-02 Advanced Micro Devices, Inc. Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure
US5904529A (en) * 1997-08-25 1999-05-18 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate
US6117742A (en) * 1998-05-15 2000-09-12 Advanced Micro Devices, Inc. Method for making a high performance transistor
US6362058B1 (en) * 1999-12-22 2002-03-26 Texas Instruments Incorporated Method for controlling an implant profile in the channel of a transistor
DE10260234A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer sublithographischen Gatestruktur für Feldeffekttransistoren, eines zugehörigen Feldeffekttransistors, eines zugehörigen Inverters sowie zugehörige Inverterstruktur
CN101536153B (zh) * 2006-11-06 2011-07-20 Nxp股份有限公司 制造fet栅极的方法
JP2015135896A (ja) * 2014-01-17 2015-07-27 株式会社Ｊｏｌｅｄ 半導体装置、表示装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020564A (ja) * 1983-07-13 1985-02-01 Matsushita Electronics Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
US4455738A (en) * 1981-12-24 1984-06-26 Texas Instruments Incorporated Self-aligned gate method for making MESFET semiconductor
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020564A (ja) * 1983-07-13 1985-02-01 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353976A (ja) * 1986-08-25 1988-03-08 Hitachi Ltd 半導体装置
US4904613A (en) * 1986-12-23 1990-02-27 U.S. Philips Corporation Method of manufacturing a DMOS device
US5112766A (en) * 1990-07-17 1992-05-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing field effect transistors

Also Published As

Publication number Publication date
US4597827A (en) 1986-07-01
JPH0519811B2 (ja) 1993-03-17

Similar Documents

Publication Publication Date Title
JPS60182171A (ja) 半導体装置の製造方法
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6727551B2 (en) MOS semiconductor device and method of manufacturing the same
US6867462B2 (en) Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same
JP5567832B2 (ja) ボディ・タイを形成する方法
US5214295A (en) Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
US8426912B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6905919B2 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
JP2005513774A (ja) Ｎチャネルトランジスタおよびｐチャネルトランジスタのそれぞれを最適化する、異なるスペーサを形成する方法
US6624475B2 (en) SOI low capacitance body contact
JP2001156290A (ja) 半導体装置
US6271563B1 (en) MOS transistor with high-K spacer designed for ultra-large-scale integration
JP2001308321A (ja) 半導体装置とその製造方法
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
JPH10335484A (ja) 半導体装置の製造方法
JPH10163338A (ja) 半導体装置とその製造方法
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
JP2004096104A (ja) 半導体装置及びその製造方法
JPS62285468A (ja) Ｌｄｄ電界効果トランジスタの製造方法
JPH04115538A (ja) 半導体装置
JPS62101074A (ja) 半導体装置
JPS61177776A (ja) 半導体装置
JPH05259450A (ja) 半導体装置及び製造方法
JPH0521789A (ja) 電界効果型トランジスタ及びその製造方法