JPS601825A - インタ−デジタルキヤパシタ - Google Patents
インタ−デジタルキヤパシタInfo
- Publication number
- JPS601825A JPS601825A JP58110341A JP11034183A JPS601825A JP S601825 A JPS601825 A JP S601825A JP 58110341 A JP58110341 A JP 58110341A JP 11034183 A JP11034183 A JP 11034183A JP S601825 A JPS601825 A JP S601825A
- Authority
- JP
- Japan
- Prior art keywords
- fingers
- strip conductor
- interdigital capacitor
- insulator
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguides (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロ波集積回路でなるインターデジタル
キャパシタの改良に関するものである。
キャパシタの改良に関するものである。
第１図は従来のこの種のインターデジタルキャパシタの
構成図である。第１図において、（１）は誘電体基板、
（２）は接地導体、（３）は第１のストリップ導体、（
４）は第２のストリップ導体である。上記第１および第
２のストリップ導体の一端には互いに対向して複数のフ
ィンガー（５）が設けられている。
構成図である。第１図において、（１）は誘電体基板、
（２）は接地導体、（３）は第１のストリップ導体、（
４）は第２のストリップ導体である。上記第１および第
２のストリップ導体の一端には互いに対向して複数のフ
ィンガー（５）が設けられている。
第１図において、上記フィンガー（５）の幅をｆｆ。
長さをｔ、隣接した２本のフィンガーの間隔をＳとし、
また上記誘電体基板ｆｌ＋の比誘電率をεとすると、＠
接した２本のフィンガー間に生じる単位長さ当シの容計
Ｃは一般に次式であたえられる。
また上記誘電体基板ｆｌ＋の比誘電率をεとすると、＠
接した２本のフィンガー間に生じる単位長さ当シの容計
Ｃは一般に次式であたえられる。
Ｃ＝ε。（１＋ε）ゴ ｆｌ）
ただし
２ ′“
ｋりｔａｎ −
ｂ
ｋ−１−に２
ε。は真空中の誘電率
である。
第１図において全フィンガー数がＮ本の場合。
全容討ＣＴは次式であたえられる。
ＣＴ ＝ｃ （Ｎ １ ） ｔ ｆ”１式（υ、（２）
から大きな各社値を得るには、Ｎｊｔを大きくする方法
もあるが、マイクロ波帯ではＮ。
から大きな各社値を得るには、Ｎｊｔを大きくする方法
もあるが、マイクロ波帯ではＮ。
ｔを大きくしていくとキャパシタ部分の寸法が波長に比
べて無視できなくなりキャパシタとして動作しなくなる
等の悪影響がでてくる。大きな容量を得る他の方法とし
て隣接した２本のフィンガー間に生じる単位長さ当りの
容Ｊｉｃを大きくすればよい。ところでＣは８／ の関
数であシ、特にＳ≧Ｏ，ｗ≧０の範囲では、Ｃは８／
の単調減小関数となっている。このためＣを大きくする
Ｋは、Ｓを小さくするかＷを大きくすればよい。Ｗを大
きくするとその形状が大きくな勺、上記と同様にマイク
ロ波帯においてキャパシタとして動作しなくなる等の問
題がでてくるためＷの値は極端に大きくすることはでき
ない。従ってＳを小さくすることによって大容量を得る
ことがもつとも望ましいと考えられる。
べて無視できなくなりキャパシタとして動作しなくなる
等の悪影響がでてくる。大きな容量を得る他の方法とし
て隣接した２本のフィンガー間に生じる単位長さ当りの
容Ｊｉｃを大きくすればよい。ところでＣは８／ の関
数であシ、特にＳ≧Ｏ，ｗ≧０の範囲では、Ｃは８／
の単調減小関数となっている。このためＣを大きくする
Ｋは、Ｓを小さくするかＷを大きくすればよい。Ｗを大
きくするとその形状が大きくな勺、上記と同様にマイク
ロ波帯においてキャパシタとして動作しなくなる等の問
題がでてくるためＷの値は極端に大きくすることはでき
ない。従ってＳを小さくすることによって大容量を得る
ことがもつとも望ましいと考えられる。
しかし２寸法Ｓを小さくしていきマイクロ波集積回路の
工作ｆｆ［程度にすると上記ｍ１のストリップ導体（３
）に設けられたフィンガー（５）と上記第２のストリッ
プ導体（４）に設けられたフィンガー（５）とが接触す
る可能性があるため寸法６の最小値に制約がある。
工作ｆｆ［程度にすると上記ｍ１のストリップ導体（３
）に設けられたフィンガー（５）と上記第２のストリッ
プ導体（４）に設けられたフィンガー（５）とが接触す
る可能性があるため寸法６の最小値に制約がある。
以上のように従来のこの種のインターデジタルキャパシ
タでは、マイクロ波集積回路の工作精度の問題から寸法
Ｓの最小値に制約があシ、このため所望の大きな答肚ヲ
得られないことがある欠点があった。
タでは、マイクロ波集積回路の工作精度の問題から寸法
Ｓの最小値に制約があシ、このため所望の大きな答肚ヲ
得られないことがある欠点があった。
この発ＢＡはこのような欠点を除去するため、第１のス
トリップ導体に設けられたフィンガーと第２のストリッ
プ導体に設けられたフィンガーとを絶縁体でなる薄膜を
介して配置したもので、以下図面について詳細に説明す
る。
トリップ導体に設けられたフィンガーと第２のストリッ
プ導体に設けられたフィンガーとを絶縁体でなる薄膜を
介して配置したもので、以下図面について詳細に説明す
る。
第２図はこの発Ｅ！Ａになるインターデジタルキャパシ
タの構成図であり、第３図は第２図のＡＡ’断面図であ
る。第１のストリップ導体（６）に設けられたフィンガ
ー（７）と第２のストリップ導体（８）に設けられたフ
ィンガー＋９１との間に絶縁体でなる薄膜ａＩを配置し
ている。第２商において、上記第１のストリップ導体（
６）に設けられたフィンガー（７）と上記第２１７）ス
）リップ導体（８）に設けられたフィンカー（９）との
間隔Ｓを小さくしていっても、絶縁体でなる薄膜ａｌが
あるためフィンガー（７）とフィンガー（９）とが接触
する問題がない。このため寸法８の最小値に制約が無く
大きな容量を得ることが可能になる。特に絶縁体でなる
薄膜（ＩＩとして、比誘電率が小さくかつ厚さｄが小さ
なものを使用すれば上記薄膜ｔ’＋ｔｉの影響を低減で
き、従来のこの種のインターデジタルキャパシタの設計
公式をそのまま適用することができる。
タの構成図であり、第３図は第２図のＡＡ’断面図であ
る。第１のストリップ導体（６）に設けられたフィンガ
ー（７）と第２のストリップ導体（８）に設けられたフ
ィンガー＋９１との間に絶縁体でなる薄膜ａＩを配置し
ている。第２商において、上記第１のストリップ導体（
６）に設けられたフィンガー（７）と上記第２１７）ス
）リップ導体（８）に設けられたフィンカー（９）との
間隔Ｓを小さくしていっても、絶縁体でなる薄膜ａｌが
あるためフィンガー（７）とフィンガー（９）とが接触
する問題がない。このため寸法８の最小値に制約が無く
大きな容量を得ることが可能になる。特に絶縁体でなる
薄膜（ＩＩとして、比誘電率が小さくかつ厚さｄが小さ
なものを使用すれば上記薄膜ｔ’＋ｔｉの影響を低減で
き、従来のこの種のインターデジタルキャパシタの設計
公式をそのまま適用することができる。
第４Ｎはこの発明になるインターデジタルキャパシタの
他の実施例の断面図である。第４図のようにフィンガー
（７）とフィンガー（９）とが絶縁体でなる薄膜ａ〔を
介して互いに重なり合っていてもよい。
他の実施例の断面図である。第４図のようにフィンガー
（７）とフィンガー（９）とが絶縁体でなる薄膜ａ〔を
介して互いに重なり合っていてもよい。
なお以上はすべてのフィンガーの幅が等しい場合につい
て述べたが、この発明はフィンガーの幅が異なる場合に
使用してもよい。また、すべての隣接するフィンガーの
間隔が等しい場合について述べたが間隔が異なる場合に
使用してもよい。
て述べたが、この発明はフィンガーの幅が異なる場合に
使用してもよい。また、すべての隣接するフィンガーの
間隔が等しい場合について述べたが間隔が異なる場合に
使用してもよい。
またこの発明はモノリシックマイクロ波集積回路に用い
てもよい。
てもよい。
以上のようにこの発明に係るインターデジタルキャパシ
タでは、互いに対向して配置された第１のストリップ導
体に設けられたフィンガーと第２のストリップ導体に設
けられたフィンガーとの間に絶縁体でなる薄膜を配置し
ているので、隣接したフィンガーの間隔を小さくする。
タでは、互いに対向して配置された第１のストリップ導
体に設けられたフィンガーと第２のストリップ導体に設
けられたフィンガーとの間に絶縁体でなる薄膜を配置し
ているので、隣接したフィンガーの間隔を小さくする。
もしくは互いに重ねて配置することが可能となるので大
きな容量を得ることができる利点がある。
きな容量を得ることができる利点がある。
第１図は従来のこの種のインターデジタルキャパシタの
購成図、第２図はこの発明になるインターデジタルキャ
パシタの構成図、第３図は第２図のＡＡ断面図、第４図
はこの発明になるインターデジタルキャパシタの他の実
施例の断面図である。 図中、（１）は誘電体基板、（２）は接地導体、（３）
は第１のストリップ導体、（４）は第２のストリップ導
体。 （５）はフィンガー、（６）ｔ−！第１のストリップ導
体、（７）はフィンガー、（８１＆ま第２のストリップ
導体、（９）はフィンガー、囮は絶縁体でなる薄膜であ
る。 なお図中、同一おるいは相当部分には同一符号を付して
示しである。 代理人 大岩増雄 第 １１ゴ 第２図 第３図 第 ４ 図
購成図、第２図はこの発明になるインターデジタルキャ
パシタの構成図、第３図は第２図のＡＡ断面図、第４図
はこの発明になるインターデジタルキャパシタの他の実
施例の断面図である。 図中、（１）は誘電体基板、（２）は接地導体、（３）
は第１のストリップ導体、（４）は第２のストリップ導
体。 （５）はフィンガー、（６）ｔ−！第１のストリップ導
体、（７）はフィンガー、（８１＆ま第２のストリップ
導体、（９）はフィンガー、囮は絶縁体でなる薄膜であ
る。 なお図中、同一おるいは相当部分には同一符号を付して
示しである。 代理人 大岩増雄 第 １１ゴ 第２図 第３図 第 ４ 図
Claims (1)
- 複数のフィンガー（ｆｉｎｇｅｒ）を有する２本のスト
リップ導体を誘電体基板上に互いに対向して配置して構
成したマイクロ波集積回路でなるインターデジタルキャ
パシタにおいて、誘電体基板上の所定の個所に複数のフ
ィンガーを有する第１のストリップ導体を配置し、上記
第１のストリップ導体に設けられたフィンガー上に所定
の広がシを有する絶縁体でなる薄膜を配置し、上記絶縁
体でなる薄膜上に複数のフィンガーを有する第２のスト
リップ導体を配置し、がっ、上記第１のストリップ導体
に設けられたフィンガ一部分と、上記第２のストリップ
導体に設けられたフィンガ一部分とを互いに対向して配
置したことを特徴とするインターデジタルキャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110341A JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110341A JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601825A true JPS601825A (ja) | 1985-01-08 |
| JPH0212008B2 JPH0212008B2 (ja) | 1990-03-16 |
Family
ID=14533294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110341A Granted JPS601825A (ja) | 1983-06-20 | 1983-06-20 | インタ−デジタルキヤパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601825A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003052661A (ja) * | 2001-07-26 | 2003-02-25 | Ge Medical Systems Global Technology Co Llc | Ｒｆコイルおよびその製造方法 |
| US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7095301B2 (en) | 2003-06-04 | 2006-08-22 | Murata Manufacturing Co., Ltd. | Resonator device, filter, duplexer and communication device |
| JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725935U (ja) * | 1971-04-20 | 1972-11-24 |
-
1983
- 1983-06-20 JP JP58110341A patent/JPS601825A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4725935U (ja) * | 1971-04-20 | 1972-11-24 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784050B1 (en) | 2000-09-05 | 2004-08-31 | Marvell International Ltd. | Fringing capacitor structure |
| US6885543B1 (en) | 2000-09-05 | 2005-04-26 | Marvell International, Ltd. | Fringing capacitor structure |
| US6974744B1 (en) | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US9017427B1 (en) | 2001-01-18 | 2015-04-28 | Marvell International Ltd. | Method of creating capacitor structure in a semiconductor device |
| JP2003052661A (ja) * | 2001-07-26 | 2003-02-25 | Ge Medical Systems Global Technology Co Llc | Ｒｆコイルおよびその製造方法 |
| US7095301B2 (en) | 2003-06-04 | 2006-08-22 | Murata Manufacturing Co., Ltd. | Resonator device, filter, duplexer and communication device |
| US7116544B1 (en) | 2004-06-16 | 2006-10-03 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US7578858B1 (en) | 2004-06-16 | 2009-08-25 | Marvell International Ltd. | Making capacitor structure in a semiconductor device |
| US7988744B1 (en) | 2004-06-16 | 2011-08-02 | Marvell International Ltd. | Method of producing capacitor structure in a semiconductor device |
| US8537524B1 (en) | 2004-06-16 | 2013-09-17 | Marvell International Ltd. | Capacitor structure in a semiconductor device |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
| JP2011078138A (ja) * | 2006-10-30 | 2011-04-14 | Emw Co Ltd | Ｌｈ特性を有する伝送線路及び結合器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212008B2 (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2700959B2 (ja) | 集積回路のキャパシタ | |
| JPS601825A (ja) | インタ−デジタルキヤパシタ | |
| JPH01251801A (ja) | 三導体構造フィルタ | |
| JPS63248112A (ja) | 厚膜コンデンサ | |
| JPS604306A (ja) | 結合線路 | |
| JPH02231755A (ja) | Ｍｉｍ容量を備えたモノリシック集積回路 | |
| JP2603533Y2 (ja) | Ｌｃ複合部品 | |
| US3967222A (en) | Distributed resistance-capacitance component | |
| JP3209253B2 (ja) | キャパシタ | |
| JPH07202123A (ja) | 半導体結合コンデンサ | |
| JPS583306A (ja) | 弾性表面波装置 | |
| JPS6053070A (ja) | Ｍｏｓ−ｆｅｔ集積回路装置 | |
| JPS6149458A (ja) | 半導体集積回路装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPS6023978Y2 (ja) | マイクロ波集積回路 | |
| JPS604207A (ja) | インタデイジタルキヤパシタ | |
| JPH07254661A (ja) | マイクロ波集積回路 | |
| JPH05110311A (ja) | モノリシツクマイクロ波装置 | |
| JPH0457311A (ja) | フィルムコンデンサ | |
| JPS63266901A (ja) | 半導体装置 | |
| JPS58107604A (ja) | 基板形可変抵抗器 | |
| JPH0817674A (ja) | 積層セラミック部品 | |
| JPH04137586A (ja) | Ｃｒ厚膜印刷基板 | |
| JPS62242366A (ja) | 半導体装置 | |
| JPS6346971B2 (ja) |