JPS60182831A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60182831A JPS60182831A JP3928984A JP3928984A JPS60182831A JP S60182831 A JPS60182831 A JP S60182831A JP 3928984 A JP3928984 A JP 3928984A JP 3928984 A JP3928984 A JP 3928984A JP S60182831 A JPS60182831 A JP S60182831A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- reliability data
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
不発ＩＪＩ４はデータ処面装置、特にオーディオ信号や
ビデオ信号等の時間的に連続なアナログ信号を標本化し
友データを記録再生系等の伝送系を介した後処理する装
置に関するものである。
ビデオ信号等の時間的に連続なアナログ信号を標本化し
友データを記録再生系等の伝送系を介した後処理する装
置に関するものである。
生じた場合には、その前後のデータを用いて得とも４つ
）より得た補間データを用いる６火桶同法等が知られて
いる。
）より得た補間データを用いる６火桶同法等が知られて
いる。
この様な補間データの原信号データに対する近似の８ｉ
度としては前値ホールド法が最も悪く、以丁平均値補間
法、３火桶間法という順で良くなるが、これに従ってハ
ードウェアの規模も大きくなってしまう。特に３洗桶間
法に於いては、低信頼度データの前後に少なくとも２つ
ずつ高倍ｆｆ４度のデータが存在せねばならず、かつ時
間的に大きな隔たりのある４つのデータを構成の大規模
な演算回路で演算して補間データを得ているので、ハー
ドウェア的な構成が極めて複雑となる。そのため余程精
度の良い補間を行う場合以外、特に民生用機器等には用
いられない。
度としては前値ホールド法が最も悪く、以丁平均値補間
法、３火桶間法という順で良くなるが、これに従ってハ
ードウェアの規模も大きくなってしまう。特に３洗桶間
法に於いては、低信頼度データの前後に少なくとも２つ
ずつ高倍ｆｆ４度のデータが存在せねばならず、かつ時
間的に大きな隔たりのある４つのデータを構成の大規模
な演算回路で演算して補間データを得ているので、ハー
ドウェア的な構成が極めて複雑となる。そのため余程精
度の良い補間を行う場合以外、特に民生用機器等には用
いられない。
これに対して前値ホールド法は構成が極めて簡単である
という利点があるが、第１図に示す如く補間データがア
ナログ原信号に対してそれ相近似されない。同、第１図
に於いて点線はアナログ原信号、○は高信頼度データ、
×は理想的な補間データ、Δは現実の補間データである
。
という利点があるが、第１図に示す如く補間データがア
ナログ原信号に対してそれ相近似されない。同、第１図
に於いて点線はアナログ原信号、○は高信頼度データ、
×は理想的な補間データ、Δは現実の補間データである
。
また、平均値補間法については後述する様な簡単な回路
構成をもって実現することができるが、これでも第２図
に示す如く補間データのアナログ原信号に対する近似は
十分でない。同第２図に於ける点線、○、×、Δは夫々
第１図のそれと同様である。
構成をもって実現することができるが、これでも第２図
に示す如く補間データのアナログ原信号に対する近似は
十分でない。同第２図に於ける点線、○、×、Δは夫々
第１図のそれと同様である。
〈発明の目的〉
不発明は上述の如き欠点に鑑みてなされたものであって
、ハードウェア構成が簡単であり、かつ精度の良い補間
データで低信頼度データを置換することを可能としたデ
ータ処理装置を提供することを目的とする。
、ハードウェア構成が簡単であり、かつ精度の良い補間
データで低信頼度データを置換することを可能としたデ
ータ処理装置を提供することを目的とする。
〈実施例による説明〉
以下、不発明をその実施例を用いて詳細に説明する。
第６図は不発明の一実施例としてのデータ処理装置を示
す図である。第３図に於いてＤＡＴＡ−工Ｎは入力デー
タ、ＤＡＴＡ−ＯＵＴは出力データを夫々示す。２はタ
イミングクロックの入力端子、４Ｆｉタイミングクロツ
クに同期した周知の誤り検出信号の入力端子である。誤
り検出信号については周知の如くパリティワードやｃｎ
ａ ａのチェックにより得たものであって、ＤＡＴＡ−
ＩＮが低信頼度データである時は６１″。
す図である。第３図に於いてＤＡＴＡ−工Ｎは入力デー
タ、ＤＡＴＡ−ＯＵＴは出力データを夫々示す。２はタ
イミングクロックの入力端子、４Ｆｉタイミングクロツ
クに同期した周知の誤り検出信号の入力端子である。誤
り検出信号については周知の如くパリティワードやｃｎ
ａ ａのチェックにより得たものであって、ＤＡＴＡ−
ＩＮが低信頼度データである時は６１″。
高信頼度データである時はＩ！ ｏ ｎが端子４より入
力されるものとする。
力されるものとする。
６．８．？０は夫々タロツクパルスによって動作し、入
力されたデータを１サンプリング期間遅延して出力する
データラッチ回路、１２．１４は夫々全加算回路、１６
．１８ ｉ；ｉ夫々２つの入力データの一方を選択して
出力するデータセレクタ、２０ 、２２ 、２４は夫々
減算回路、２６はデータの値を２倍にして出力する２倍
回路、２８ 、３０ 、３２ 、３４は夫々インバータ
、３６は誤り検出信号を１サンプリング期間遅延するラ
ッチ回路、５８Ｆｉ排他的論理和回路（ＥＸ ＯＲ）で
ある。
力されたデータを１サンプリング期間遅延して出力する
データラッチ回路、１２．１４は夫々全加算回路、１６
．１８ ｉ；ｉ夫々２つの入力データの一方を選択して
出力するデータセレクタ、２０ 、２２ 、２４は夫々
減算回路、２６はデータの値を２倍にして出力する２倍
回路、２８ 、３０ 、３２ 、３４は夫々インバータ
、３６は誤り検出信号を１サンプリング期間遅延するラ
ッチ回路、５８Ｆｉ排他的論理和回路（ＥＸ ＯＲ）で
ある。
本例でｑＤＡＴＡ−工Ｎ及びＤ Ａ Ｔ Ａ −ＯＵＴ
は夫々２′日コンブリメントによる２値化データを扱う
ものとする。第３図に於いて全加算回路１２、１４は夫
々２つの入力データより１ビット多いデータ（キャリー
を含む）全出力すると共に平均値演算回路の構成要素と
なる。つまり、２つのデータＡ、Ｂの平均値を得る場合
、各データＡ、Ｂｉ２’Ｅｌコンブリメントからオフセ
ットバイナリによる２値化データとする。そしてこれら
を全加算してその最下位ピッＨ（：ＬＳＢ）を除き、他
の上位ビットを１ビツトシフトしてやればオフセットバ
イナリによる２値化データとして平均値データが得られ
る。同オフセットバイナリと２′Ｂコンプリメン１との
変換は各データの最上位ピッｊ（ＭＥ３Ｂ）を反転する
ことによって行う。これは各々インバータ２８ 、３０
、３２及び３４にて行われている。
は夫々２′日コンブリメントによる２値化データを扱う
ものとする。第３図に於いて全加算回路１２、１４は夫
々２つの入力データより１ビット多いデータ（キャリー
を含む）全出力すると共に平均値演算回路の構成要素と
なる。つまり、２つのデータＡ、Ｂの平均値を得る場合
、各データＡ、Ｂｉ２’Ｅｌコンブリメントからオフセ
ットバイナリによる２値化データとする。そしてこれら
を全加算してその最下位ピッＨ（：ＬＳＢ）を除き、他
の上位ビットを１ビツトシフトしてやればオフセットバ
イナリによる２値化データとして平均値データが得られ
る。同オフセットバイナリと２′Ｂコンプリメン１との
変換は各データの最上位ピッｊ（ＭＥ３Ｂ）を反転する
ことによって行う。これは各々インバータ２８ 、３０
、３２及び３４にて行われている。
第４図は第３図（ａ）〜（８１各部の波形を示すタイミ
ングチャー計であり、以下第４図を用いて第３区名部の
動作について具体的に説明する。第４図（θ）に於いて
、○は高偏頼度データ、ｘｌ；を平均値補間法による補
間データ、Δは第３図の構成による補間データ、点線は
原アナログ信号を夫々示す。
ングチャー計であり、以下第４図を用いて第３区名部の
動作について具体的に説明する。第４図（θ）に於いて
、○は高偏頼度データ、ｘｌ；を平均値補間法による補
間データ、Δは第３図の構成による補間データ、点線は
原アナログ信号を夫々示す。
まず図中り乙に示す高信頼度データとＤ５に示す高信頼
度データ間の補間データＦ４をめる時の動作について説
明する。ラッチ回路６より出力されているデータは低信
頼度データであり、これに対応してラッチ回路３６の出
力は１”となる。セレクタ１８からはラッチ回路３６の
出力が１″のときは全加算回路１４の出力データのうち
ＭＢＢを反転し、Ｌ８Ｂを除いたものが出力され ＩＩ
ＱＩＩのときはラッチ回路６の出力データが出力される
様に構成されている。従ってこの場合には前者が出力さ
れることになる。
度データ間の補間データＦ４をめる時の動作について説
明する。ラッチ回路６より出力されているデータは低信
頼度データであり、これに対応してラッチ回路３６の出
力は１”となる。セレクタ１８からはラッチ回路３６の
出力が１″のときは全加算回路１４の出力データのうち
ＭＢＢを反転し、Ｌ８Ｂを除いたものが出力され ＩＩ
ＱＩＩのときはラッチ回路６の出力データが出力される
様に構成されている。従ってこの場合には前者が出力さ
れることになる。
全加算回路１２はこの時ＤＡＴＡ−工Ｎとして入力され
ているデータＤ５とラッチ回路８より出力されているデ
ータＤ３の平均値データ（オフセットバイナリ）を出力
する。−万セレクタ１６よりはＤＳもしくはＤＳが出力
され、オフセットバイナリによるデータとされた後Ｄ５
とＤＳの平均値データと共に全加算回路１４に供給され
る。従って、セレクタ１８のＨ側端子に供給されるデー
タは、セレクタ１６がＤＳを出力する時（５Ｄ５＋ Ｄ
ｓ）／４ 、 Ｄｓ を出力する時（Ｄ５＋３Ｄ５）／
４ ということになる。つまり全加算回路１４はあるデ
ータ（この場合は低信頼度データ）の直前のデータと直
後のデータとを１：３で混合したデータと、３：１で混
合したデータを出力可能であり、セレクタ１６にてこれ
らの２つのデータの一方を出力している。
ているデータＤ５とラッチ回路８より出力されているデ
ータＤ３の平均値データ（オフセットバイナリ）を出力
する。−万セレクタ１６よりはＤＳもしくはＤＳが出力
され、オフセットバイナリによるデータとされた後Ｄ５
とＤＳの平均値データと共に全加算回路１４に供給され
る。従って、セレクタ１８のＨ側端子に供給されるデー
タは、セレクタ１６がＤＳを出力する時（５Ｄ５＋ Ｄ
ｓ）／４ 、 Ｄｓ を出力する時（Ｄ５＋３Ｄ５）／
４ ということになる。つまり全加算回路１４はあるデ
ータ（この場合は低信頼度データ）の直前のデータと直
後のデータとを１：３で混合したデータと、３：１で混
合したデータを出力可能であり、セレクタ１６にてこれ
らの２つのデータの一方を出力している。
次にセレクタ１６によるデータの選択動作について説明
する。ラッチ回路１０よりはデータＤ５０更に前のデー
タＤ２が出力されているが、減算器２０では（Ｄ２−Ｄ
ｓ）が得られ、減算器２２では（Ｄｓ−Ｄｓ）が得られ
る。またこれに伴い、２倍回路２６よりは２ ＣＤ２−
Ｄｓ ）が出力され、減算回路２４よりは（２（Ｄ２−
Ｄｓ）−（Ｄｓ−ＤＳ月が得られる。この減算回路２４
の出力はアナログ原信号のデータＤ２〜データＤ５間の
２次微分的特徴を示すものであり、減算回路２４の出力
データが正のときは下に凸、負のときは上に凸というこ
とになる。また、これはデータが２’８コンブリメント
によるので減算回路２４の出力データのＭＢＢ （第４
図＋１）ｌに示す）によって示され、これが＠１′であ
る時は上に凸、加”である時は下に凸となる。−１減算
回路２２の出力データのＭＯＢ（第４図（Ｃ）に示す）
はデータＤ５がデータＤｓより大きいとき１０”、小さ
いと色″′１”となる。
する。ラッチ回路１０よりはデータＤ５０更に前のデー
タＤ２が出力されているが、減算器２０では（Ｄ２−Ｄ
ｓ）が得られ、減算器２２では（Ｄｓ−Ｄｓ）が得られ
る。またこれに伴い、２倍回路２６よりは２ ＣＤ２−
Ｄｓ ）が出力され、減算回路２４よりは（２（Ｄ２−
Ｄｓ）−（Ｄｓ−ＤＳ月が得られる。この減算回路２４
の出力はアナログ原信号のデータＤ２〜データＤ５間の
２次微分的特徴を示すものであり、減算回路２４の出力
データが正のときは下に凸、負のときは上に凸というこ
とになる。また、これはデータが２’８コンブリメント
によるので減算回路２４の出力データのＭＢＢ （第４
図＋１）ｌに示す）によって示され、これが＠１′であ
る時は上に凸、加”である時は下に凸となる。−１減算
回路２２の出力データのＭＯＢ（第４図（Ｃ）に示す）
はデータＤ５がデータＤｓより大きいとき１０”、小さ
いと色″′１”となる。
今、一般に時間的に連続した３つのデータＡ。
Ｂ、Ｏがあり、Ｂが低信頼度データであるとする。
この時Ｂのサンプリングタイミングに於けるアナログ原
信号の値、即ち理想的補間データＦ＃ｉ、アナログ原信
号が下に凸の時ムとＯの平均値（Ａ＋Ｃり／２ より小
さく、上に凸の時は（Ａ−）−０）／２ より大きい。
信号の値、即ち理想的補間データＦ＃ｉ、アナログ原信
号が下に凸の時ムとＯの平均値（Ａ＋Ｃり／２ より小
さく、上に凸の時は（Ａ−）−０）／２ より大きい。
８３図のＦ４をめる場合の例ではこの考え万に基き、ア
ナログ原信号が上に凸（減算回路２４の出力データのＭ
ＯＢが１”）のときにはり、とＤＳのうち大きい方のデ
ータをセレクタ１６が出力する。つまり減算回路２２の
出力データのＭＢＢが０”のときＤＳを、′１″のとき
ＤＳを出力する。また減算回路２４の出力データのＭＢ
Ｂが０”のときは、減算回路２２の出力データのＭＳＢ
が０′′のときＤＳを、′ぜのときＤＳを出力する。
ナログ原信号が上に凸（減算回路２４の出力データのＭ
ＯＢが１”）のときにはり、とＤＳのうち大きい方のデ
ータをセレクタ１６が出力する。つまり減算回路２２の
出力データのＭＢＢが０”のときＤＳを、′１″のとき
ＤＳを出力する。また減算回路２４の出力データのＭＢ
Ｂが０”のときは、減算回路２２の出力データのＭＳＢ
が０′′のときＤＳを、′ぜのときＤＳを出力する。
従って減算回路２４の出力データのＭＳＢと、減算回路
２２の出力データのＭＢＢの排他的論理和が′１″のと
％ ＤＳを、０″のときＤＳを出力してやればよいこと
になる。第４図（＋３１に示すアナログ原信号の場合、
減算回路２４の出力データは正であるため、そのＭＳＢ
は０”、減算回路２２の出力データは負であるためその
ＭｓＢは′″１”となり、’ｆｆ１ＸＯＲ３Ｂ＋２）出
力Ｖｉ″１＃′テあり、セレクタ１６はＤＳを出力する
。このためセレクタ１８の出力は（３Ｄ３＋Ｄ５） ／
２ となる。この値が補間データとして原アナログ信号
に近似されていることは＃ｇ４図（θ）より明らかであ
ろう。
２２の出力データのＭＢＢの排他的論理和が′１″のと
％ ＤＳを、０″のときＤＳを出力してやればよいこと
になる。第４図（＋３１に示すアナログ原信号の場合、
減算回路２４の出力データは正であるため、そのＭＳＢ
は０”、減算回路２２の出力データは負であるためその
ＭｓＢは′″１”となり、’ｆｆ１ＸＯＲ３Ｂ＋２）出
力Ｖｉ″１＃′テあり、セレクタ１６はＤＳを出力する
。このためセレクタ１８の出力は（３Ｄ３＋Ｄ５） ／
２ となる。この値が補間データとして原アナログ信号
に近似されていることは＃ｇ４図（θ）より明らかであ
ろう。
また第４図ｔｅｌに於けるＦ′８．Ｆｌｌ、Ｆ１ａにつ
？ても同様に２つの演算データのうちの１つを選択し、
Ｆ８： （Ｄ、＋３Ｄ９）／４、Ｆ １１＝（５ｆｌ＋
ｏ＋Ｄｔｚ）／４、Ｆ１ｓ＝（Ｄ＋４＋３Ｄ＋６）をイ
拝る。
？ても同様に２つの演算データのうちの１つを選択し、
Ｆ８： （Ｄ、＋３Ｄ９）／４、Ｆ １１＝（５ｆｌ＋
ｏ＋Ｄｔｚ）／４、Ｆ１ｓ＝（Ｄ＋４＋３Ｄ＋６）をイ
拝る。
上述の如き構成のデータ処理装置によれば低信頼度デー
タの前後のデータより２つの演算データを得、かつそれ
らの１一つを用いて補間を行うので、比較的簡単なハー
ドウェア構成で平均値補間に比べてはるかに″Ｔアナロ
グ原信号近似した補間用データを得ることができた。
タの前後のデータより２つの演算データを得、かつそれ
らの１一つを用いて補間を行うので、比較的簡単なハー
ドウェア構成で平均値補間に比べてはるかに″Ｔアナロ
グ原信号近似した補間用データを得ることができた。
＃４５図は不発明の他の実施例としてのデータ処理装置
を示す。第５図の例は特にアナログ原信号がＯレベルを
中心とした波形である場合に有効なもので、更にハード
ウェアの簡略化を図ったものである。同第５図にて第３
図と同様の構成要素には同一番号を付し、具体的な説＃
！Ａ＃ｉ略す。
を示す。第５図の例は特にアナログ原信号がＯレベルを
中心とした波形である場合に有効なもので、更にハード
ウェアの簡略化を図ったものである。同第５図にて第３
図と同様の構成要素には同一番号を付し、具体的な説＃
！Ａ＃ｉ略す。
Ｄレベルを中心としたアナログ信号は一般的に０レベル
以上で上に凸、０レベル以下で下に凸となる。そこで前
出第３図の減算回路２４の出力データのＭＳＢの代わり
に、全加算回路１２の出力データのＭＳＢを用いた。
以上で上に凸、０レベル以下で下に凸となる。そこで前
出第３図の減算回路２４の出力データのＭＳＢの代わり
に、全加算回路１２の出力データのＭＳＢを用いた。
以下具体的に第４図のタイミングチャートに於ける補間
データＦ４を得る場合について説明する。全加算回路１
２の出力データ／ｄ、 （Ｄｓ ＋Ｄｓ ）／２であり
、アナログ原信号が補間データを得るタイミングで正で
あるか負であるかをかな妙の高い確率で判別することが
できる。これは０レベルを中心としたアナログ原信号の
２次微分的な特徴を示すものである。即ち全加算回路１
２の出力データが正のときはアナログ原信号が上に凸、
負のときは下に凸となる。但し、全加算回路１２の出力
データはオフセットバイナリによるもので、そのＭＳＢ
が―”のとき上に凸、０”のとき下に凸となる。これは
０レベルを中心と［またアナログ原信号に限って前出第
３図の減算回路２４の出力データのＭＥＩＢと一致する
。
データＦ４を得る場合について説明する。全加算回路１
２の出力データ／ｄ、 （Ｄｓ ＋Ｄｓ ）／２であり
、アナログ原信号が補間データを得るタイミングで正で
あるか負であるかをかな妙の高い確率で判別することが
できる。これは０レベルを中心としたアナログ原信号の
２次微分的な特徴を示すものである。即ち全加算回路１
２の出力データが正のときはアナログ原信号が上に凸、
負のときは下に凸となる。但し、全加算回路１２の出力
データはオフセットバイナリによるもので、そのＭＳＢ
が―”のとき上に凸、０”のとき下に凸となる。これは
０レベルを中心と［またアナログ原信号に限って前出第
３図の減算回路２４の出力データのＭＥＩＢと一致する
。
従って、この全加算回路１２の出力データのＭＢＥと減
算回路２２の出力データの排他的論理和でセレクタ１６
を制御してやることにより同様の効果が期待できる。
算回路２２の出力データの排他的論理和でセレクタ１６
を制御してやることにより同様の効果が期待できる。
第５図に示す構成のデータ処理回路によれば極めて簡単
なハードウェア構成により、近似精度の高い補間データ
を得ることができる。
なハードウェア構成により、近似精度の高い補間データ
を得ることができる。
第５図及び第５図に示す実施例は選択する演算データの
種類が２種類の場合のみ説明したが、種類を増やせばハ
ードウェア構成がやや複雑となるが、更に精度の高い近
似のされ比補間データを得ることが可能となる。
種類が２種類の場合のみ説明したが、種類を増やせばハ
ードウェア構成がやや複雑となるが、更に精度の高い近
似のされ比補間データを得ることが可能となる。
第６図は６種類の演算データを選択する場合の実施例を
示す図である。第６図に於いてＭ５図と同様の構成要素
には同一番号を付す。同、本例も０レベルを中心レベル
としたアナログ原信号を標本化したデータを対象として
有効なものである。本例は前述の２次微分的な特徴を用
いて行った演算データの選択に加え、アナログ原信号に
凹凸がほとんどない部分では、低信頼度データの直前直
後のデータの平均値のデータを補間データとしようとす
るものである。
示す図である。第６図に於いてＭ５図と同様の構成要素
には同一番号を付す。同、本例も０レベルを中心レベル
としたアナログ原信号を標本化したデータを対象として
有効なものである。本例は前述の２次微分的な特徴を用
いて行った演算データの選択に加え、アナログ原信号に
凹凸がほとんどない部分では、低信頼度データの直前直
後のデータの平均値のデータを補間データとしようとす
るものである。
第６図に於いてはこの凹凸のほとんどない部分が、０レ
ベル付近であることに注目して、低信頼度データの直前
直後のデータの平均値データが０レベル付近であ八ばそ
の平均値データを補間データとする。４０＃ｉオフセツ
トバイナリによるデータから２’Ｅ１コンブリメントに
よるデータに変換するためのインバータ、４２は所定の
比較データ（Ｘ）を発生する（口）路、４３ＩＩｉ減界
回路、４４は加算回路、４５ｔ／ｉノア回路、４６はデ
ータセレクタである。
ベル付近であることに注目して、低信頼度データの直前
直後のデータの平均値データが０レベル付近であ八ばそ
の平均値データを補間データとする。４０＃ｉオフセツ
トバイナリによるデータから２’Ｅ１コンブリメントに
よるデータに変換するためのインバータ、４２は所定の
比較データ（Ｘ）を発生する（口）路、４３ＩＩｉ減界
回路、４４は加算回路、４５ｔ／ｉノア回路、４６はデ
ータセレクタである。
以Ｆ１動作の説明を行う。ＥＸＯＲ５Ｂからは前述した
２次微分的特徴に応じて１”または′Ｄ″が出力され、
これに応じて全加算回路１４からは低信頼麓データの直
前のデータと直後のデータとを１：３または３：１で混
合したデータ（オフセットバイナリによる）が出力され
、セレクタ４６の２人力の一方となる。これに対し全加
算回路１２の出力データのＬＳＢを除いたものはそれら
の平均値データであり、この平均値データはセレクタ４
６の２人力の他方となる。
２次微分的特徴に応じて１”または′Ｄ″が出力され、
これに応じて全加算回路１４からは低信頼麓データの直
前のデータと直後のデータとを１：３または３：１で混
合したデータ（オフセットバイナリによる）が出力され
、セレクタ４６の２人力の一方となる。これに対し全加
算回路１２の出力データのＬＳＢを除いたものはそれら
の平均値データであり、この平均値データはセレクタ４
６の２人力の他方となる。
今、この平均値データの値をｙとするときｙの絶対値が
Ｘより小さい、即ちｙが０レベル付近である条件は−Ｘ
＜７＜工である。つまり！−７＞０でかつ、ｙ ＋ｘ
） Ｏであれば良く、これをハードウェア的に構成した
ものが減算回路４３及び加算回路４４である。つまり減
算回路４３及び加算回路４４の出力データが共に正、即
ちそれらの出力データのＭＳＢが共に０″のとき、アナ
ログ原信号の凹凸が少ないと判断で永る。この時ノアゲ
ート４５は１”を出力し、セレクタ４６は上述の平均値
データを出力する。
Ｘより小さい、即ちｙが０レベル付近である条件は−Ｘ
＜７＜工である。つまり！−７＞０でかつ、ｙ ＋ｘ
） Ｏであれば良く、これをハードウェア的に構成した
ものが減算回路４３及び加算回路４４である。つまり減
算回路４３及び加算回路４４の出力データが共に正、即
ちそれらの出力データのＭＳＢが共に０″のとき、アナ
ログ原信号の凹凸が少ないと判断で永る。この時ノアゲ
ート４５は１”を出力し、セレクタ４６は上述の平均値
データを出力する。
上述のｙ口き構成によれば、低信頼度データの直前のデ
ータと直後のデータとを５：１．１：１及び１：６で混
合した３種類の演算データを適宜ｉ４択的に補間データ
として低信頼度データと置換してやることによって非数
的簡単なハードウェア構成で、原アナログ信号に対する
近似オａ度を大きく高めることができる。
ータと直後のデータとを５：１．１：１及び１：６で混
合した３種類の演算データを適宜ｉ４択的に補間データ
として低信頼度データと置換してやることによって非数
的簡単なハードウェア構成で、原アナログ信号に対する
近似オａ度を大きく高めることができる。
もちろん第３図に示す装置の減算回路２４の出力がＤ付
近の時、平均値データを用いる様に構成し、いかなるア
ナログ原信号を標本化したデータに対しても適用可能に
構成することができる。
近の時、平均値データを用いる様に構成し、いかなるア
ナログ原信号を標本化したデータに対しても適用可能に
構成することができる。
同、前出の各実施例の装置に於いて６：１や１：３等の
比率で低信頼度データの直前直後のデータを混合してい
るのは、各実施例より明らかな様にこれらｔ′ｉ２つの
平均値演算回路の組合せにて容易に構成でき、かつ平均
値演算回路はハードウェア構成が極めて簡単な為である
。つまり複数の演算データを得るためのハードウェア構
成が複数の平均値演算回路を用いることによって、簡単
に構成できている。
比率で低信頼度データの直前直後のデータを混合してい
るのは、各実施例より明らかな様にこれらｔ′ｉ２つの
平均値演算回路の組合せにて容易に構成でき、かつ平均
値演算回路はハードウェア構成が極めて簡単な為である
。つまり複数の演算データを得るためのハードウェア構
成が複数の平均値演算回路を用いることによって、簡単
に構成できている。
〈効果の説明〉
以上説明した様に本発明によれば低信頼度データの直前
直後のデータのみを用いて得た複数種の演算データ中の
１つを選択して、この選択されたデータで低信頼度デー
タを置換することによって、簡単なハードウェア構成で
極めてアナログ原信号に近似したデータを得ることがで
きる。
直後のデータのみを用いて得た複数種の演算データ中の
１つを選択して、この選択されたデータで低信頼度デー
タを置換することによって、簡単なハードウェア構成で
極めてアナログ原信号に近似したデータを得ることがで
きる。
第１図は従来の前置ホールド法におけるデータ置換の様
子を示す図、 第２図は従来の平均値補１１］；法におけるデータ置換
の様子を示す図、 第３図は不発明の一実施例としてのデータ処理装＃ｔ、
を示す図、 第４図は第６区名部の波形を示すタイミングチャート、 第５図は不発明の他の実施例としてのデータ処理装置を
示す図、 第６図は不発明の更に他の実施例としてのデータ処理装
置を示す図である。 ６、ｓ、ｉｏ＃−を夫々ラッチ回路、１２，１４ ｆｉ
夫々演Ｈ手段に含まれる全加算回路、１６は選択手段に
含まれるデータセレクタ、１８Ｖｉ置換手段に含まれる
データセレクタである。 出願人 キャノン株式会社 戸 Δ θ−−４−− − ’、。
子を示す図、 第２図は従来の平均値補１１］；法におけるデータ置換
の様子を示す図、 第３図は不発明の一実施例としてのデータ処理装＃ｔ、
を示す図、 第４図は第６区名部の波形を示すタイミングチャート、 第５図は不発明の他の実施例としてのデータ処理装置を
示す図、 第６図は不発明の更に他の実施例としてのデータ処理装
置を示す図である。 ６、ｓ、ｉｏ＃−を夫々ラッチ回路、１２，１４ ｆｉ
夫々演Ｈ手段に含まれる全加算回路、１６は選択手段に
含まれるデータセレクタ、１８Ｖｉ置換手段に含まれる
データセレクタである。 出願人 キャノン株式会社 戸 Δ θ−−４−− − ’、。
Claims (2)
- （１）時間的に連続なアナログ信号を標本化したデータ
を伝送後に処理する装置であって、低信頼度データの直
前のり（１データと直後の第２データのみを用い複数種
の演算データを出力可能な演算手段と、前記複数種の演
算データ中の１つを選択するため選択手段と、該選択手
段で選択されたデータで前記低信頼度データを置換する
手段とを具えるデータ処理装置。 - （２）前記演算手段が２つの入力データの平均値のデー
タを出力する平均値演算回路を複数具えることを特徴と
する特許請求の範囲第１項記載のデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3928984A JPS60182831A (ja) | 1984-03-01 | 1984-03-01 | デ−タ処理装置 |
| US06/705,562 US4763293A (en) | 1984-02-27 | 1985-02-26 | Data processing device for interpolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3928984A JPS60182831A (ja) | 1984-03-01 | 1984-03-01 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182831A true JPS60182831A (ja) | 1985-09-18 |
| JPH0550171B2 JPH0550171B2 (ja) | 1993-07-28 |
Family
ID=12548993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3928984A Granted JPS60182831A (ja) | 1984-02-27 | 1984-03-01 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182831A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5073614A (ja) * | 1973-10-29 | 1975-06-17 | ||
| JPS5494310A (en) * | 1978-01-10 | 1979-07-26 | Toshiba Corp | Error correcting system |
-
1984
- 1984-03-01 JP JP3928984A patent/JPS60182831A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5073614A (ja) * | 1973-10-29 | 1975-06-17 | ||
| JPS5494310A (en) * | 1978-01-10 | 1979-07-26 | Toshiba Corp | Error correcting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550171B2 (ja) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5898814A (ja) | エラ−デ−タ補間装置 | |
| US4639920A (en) | Data interpolating circuit using a two data word memory | |
| US4763293A (en) | Data processing device for interpolation | |
| JPS60182831A (ja) | デ−タ処理装置 | |
| JPH0578104B2 (ja) | ||
| US5027209A (en) | Interpolation circuit for digital signal processor | |
| JPS60182830A (ja) | デ−タ処理装置 | |
| JPH0661871A (ja) | パラレル・シリアル・データ変換回路 | |
| KR950004221B1 (ko) | 데이타 변환 방법 및 이를 수행하는 회로 | |
| JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化／復号化回路 | |
| JPH0773187B2 (ja) | ビット長拡張装置 | |
| JPS60182564A (ja) | デ−タ処理装置 | |
| JPH01204526A (ja) | 量子化ノイズの抑制方法および回路 | |
| JPH0546728B2 (ja) | ||
| JPS60234267A (ja) | デジタルビデオ信号処理装置 | |
| KR880002411Y1 (ko) | 디지탈-오디오 테이프 레코더의 인터폴레이션회로 | |
| JPS6173425A (ja) | ２値デ−タの変換方式 | |
| JPS61105640A (ja) | 並列補数回路 | |
| JPS60180233A (ja) | デ−タ処理装置 | |
| JPS63163527A (ja) | デ−タ詰め込み回路 | |
| JPS60182829A (ja) | デ−タ処理装置 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPS58104540A (ja) | 符号誤り補正装置 | |
| JPS60165135A (ja) | デ−タ処理装置 | |
| JPS6043744A (ja) | 除算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |